

无锡泰连芯科技有限公司

TLX29LV512S 型

并行 Flash 存储器

2024 年 06 月

目录

1 产品概述	3
1.1 产品简介	3
1.2 产品特点	3
1.3 应用	4
1.4 原理框图	6
2 电特性	8
2.1 绝对最大额定值	8
2.2 推荐工作条件	8
2.3 电性能参数	9
3 工作说明	11
3.1 异步随机读取	11
3.2 页读取	12
3.3 字编程	12
3.4 写入缓冲区编程	13
3.5 全片擦除	15
3.6 扇区擦除	15
3.7 数据轮询	16
3.8 数据翻转	17
3.9 编程挂起与恢复	18
3.10 擦除挂起与恢复	19
3.11 数据保护	20
3.12 命令总结	22
4 典型应用	31
5 说明事项	33
5.1 运输与储存	33
5.2 开箱与检查	33
5.3 使用操作规程及注意事项	33
5.4 质量保证	33
6 封装尺寸	34
6.1 外形尺寸图	34
6.2 订购信息	35
6.3 推荐焊装工艺	36

1 产品概述

1.1 产品简介

TLX29LV512S 为容量 512Mbit 的非易失性闪存存储器。器件采用通用闪存接口，读写均支持 8/16 位宽。该设备页面访问时间最快可达 15ns，随机访问时间最快可达 110ns。该设备具有写入缓冲区，允许在一个操作中编程最多 256 个字/512 个字节，从而产生比标准编程算法更快的有效编程时间。

TLX29LV512S 系列 Nor Flash 存储器使用 TSOP56 封装。

TLX29LV512S 系列 Nor Flash 存储器兼容 Cypress 公司的 S29GL512P 系列同封装的 Nor Flash 存储器。

1.2 产品特点

- 端口电压 VIO: 1.65V~VCC
- 内核电压 VCC: 2.7V~3.6V
- $\times 8/\times 16$ 数据总线
- 异步 32 字节页读取
- 512 字节编程缓冲
- 最大支持 512 字节多页编程
 - 可在选中的同一字上进行单字/字节和多次编程
- 128-KByte 扇区擦除
- 可对编程和擦除执行挂起和恢复操作
- 支持解锁旁路编程模式
- 支持加速编程模式(Vpp/WP#)
- 状态寄存，数据轮询和 Ready/Busy 管脚决定器件状态
- 高级扇区保护(ASP)
 - 支持独立扇区易失性和非易失性保护方法
- 采用通用闪存接口(CFI) 参数表
- 工作温度范围: -55°C~125°C
- 擦写次数: 10 万次
- 数据保持时间: 20 年@25°C
- 封装形式: TSOP56
- 质量等级: 军温级&N1 级

1.3 应用

- TLX29LV512S 电路为 512Mbit 并行 Nor FLASH 存储器。可片内执行代码，具备较高的读写速度，适合配置存储和数据存储领域
- 应用广泛，可用于智能手机、智能产品、汽车电子、工业控制、SSD、数据中心、企业级交换机、有线及无线设备、数据中心、视频处理、测试设备、医疗设备、军事和航空等需要代码或数据存储的场合

1.4 产品引脚定义与排布




图 1-1 TSOP56 封装引脚图

表 1-1 电气接口描述

引脚名称 (TSOP56)	引脚类型	引脚功能描述
RESET#	输入	硬件复位。为低电平时设备复位并返回读取阵列数据。
CE#	输入	芯片使能，低电平有效
OE#	输入	输出使能，低电平时输出有效。高电平时输出为高阻抗(High-Z)
WE#	输入	写使能。低电平表示从主机到设备的数据传输。高电平表示数据传输是从设备到主机。
A24 - A0	输入	TLX29LV512S 地址行 A24 - A0
DQ7 - DQ0	输入/输出	数据 I/O：在读操作期间，输出存储在所选地址的数据。 在写操作期间，表示发送到命令接口的命令。
DQ14 - DQ8	输入/输出	数据 I/O：在读取操作期间，当 BYTE#为高电平时，输出存储在所选地址的数据。当 BYTE#为低电平时，这些引脚处于高阻态且未使用。在 WRITE 操作期间，不使用这些位。读取数据轮询寄存器时，应忽略这些位。
DQ15/A-1	输入/输出	数据 I/O 或地址输入：当设备处于 x16 总线模式时，该引脚与 DQ[14:8]一起作为数据 I/O。当设备处于 x8 总线模式时，该引脚充当地址的最低有效位。

引脚名称 (TSOP56)	引脚类型	引脚功能描述
		除非在别处明确说明, 否则 DQ15=数据 I/O (x16 模式) 和 A-1=地址输入 (x8 模式)。
VPP/WP#	输入	写保护。低电平时, 禁用器件的最低或最高 64-kword(128-kB)扇区的编程和擦除功能。高电平时, 设备可处于加速编程, 自动将设备置于解锁模式。 WP#有一个内部上拉; 未连接时 WP#处于 VIH。
BYTE#	输入	选择数据总线宽度。低电平时, 设备处于字节配置, 数据 I/O 针脚 DQ0-DQ7 有效, DQ15/A1 成为 LSB 地址输入。 高电平时, 设备处于字配置, 数据 I/O 针脚 DQ0-DQ15 有效。 在字节配置下, 不应在任何 WRITE 操作期间切换 BYTE#。 注意: 该引脚不能悬空。
RY/BY#	输出 (开漏)	准备就绪 / 忙碌。指明嵌入式算法是正在执行还是已完成。 在 VIL, 设备正在擦除或编程。在 High-Z 时, 设备准备就绪。需要外部上拉电阻来检测 High-Z 状态。多个设备可能将它们的 RY/BY#输出连接在一起, 以检测所有设备何时准备就绪。
VCC	电源	供电电源: VCC 引脚用于向器件提供电源电压。不应尝试在无效的 VCC 电压下操作器件, 因可能产生不可预期的结果。
VIO	电源	多功能 IO 电源。
VSS	地	电源地
NC	不连接	内部未连接
RFU	不连接	保留供将来使用。当前未在内部连接, 引脚/焊球位置应保持未连接状态, 并且 PCB 布线通道不使用, 以便将来兼容。
DNU	预留	不使用。备用测试点。引脚/焊球在内部连接。内部以一个到 VSS 的下拉电阻。该引脚/球可以保持开路或连接到 PCB 上的 VSS。

1.4 原理框图

产品的原理框图如下图所示：




图 1-3 原理框图

TLX29LV512S 系列存储器是一款容量为 512Mb Nor Flash 存储器，芯片核心供电为 3.3V 单电源供电的 Flash 存储器，可通过模式配置管脚 BTYE#实现 8 位数据总线或 16 位数据总线工作。芯片可以由主机系统或者标准 Flash 编程器进行擦除、编程和读取操作，芯片的控制信号主要有芯片使能 (CE#)、写使能 (WE#) 和输出使能 (OE#) 等。

表 1-2 设备操作表

接口状态	V_{CC}	V_{IO}	重置#	CE#	OE#	WE#	AMAX-A0	DQ15-DQ0
使用硬件数据保护关闭电源	<V _{LKO}	≤V _{CC}	X	X	X	X	X	高电平-Z
开机(冷)复位	≥V _{CC} 最小值	≥V _{IO} 最小值,≤V _{CC}	X	X	X	X	X	高电平-Z
硬件(热)复位	≥V _{CC} 最小值	≥V _{IO} 最小值,≤V _{CC}	L	X	X	X	X	高电平-Z
接口待机	≥V _{CC} 最小值	≥V _{IO} 最小值,≤V _{CC}	H	H	X	X	X	高电平-Z
输出禁用(2)	≥V _{CC} 最小值	≥V _{IO} 最小值,≤V _{CC}	H	L	H	H	Valid	高电平-Z
随机读取	≥V _{CC} 最小值	≥V _{IO} 最小值	H	L	L	H	Valid	有效输出
页面读取	≥V _{CC} 最小值	≥V _{IO} 最小值,≤V _{CC}	H	L	L	H	AMAX - A4Valid A3 - A0 Modified	有效输出
写	≥V _{CC} 最小值	≥V _{IO} 最小值,≤V _{CC}	H	L	H	L	Valid	有效输入

缩略语:

L=V_{IL}

H=V_{IH}

X=不关心

Valid=所有总线信号具有稳定的 L 或 H 电平

Modified=有效状态与以前的有效状态不同

Available=读取数据由 OE#控制的输出驱动器内部存储

备注:

1. WE#和 OE#不能同时在 V_{IL}

2. 输出禁用是通过 OE#置高。

2 电特性

2.1 绝对最大额定值

极限参数值如下：

电源电压 V_{CC}	-0.5V~+4V
端口电源电压 V_{IO}	-0.5V~+4V
复位电压 V_{RESET}	-0.5V~ V_{CC} +0.5V
加速编程电压 V_{HH}	-0.5V~+9.5V
除复位和高压引脚外引脚电压 V.....	-0.5V~ V_{IO} +0.5V
输出短路电流 I_{OS}	200mA
工作温度 T_A	-55°C~+125°C
存储温度范围	-65°C~+150°C
结温	+150 °C

2.2 推荐工作条件

推荐工作条件如下：

电源 V_{CC}	+2.7V~+3.6V
端口电源电压 V_{IO}	+1.65V~ V_{CC} +0.2V
加速编程电压 V_{HH}	+8.5V~+9.5V
输入高电平 V_{IH}	+0.7V _{IO} V~ V_{IO} +0.4V
输入低电平 V_{IL}	-0.5V~+0.3V _{IO} V

2.3 电性能参数

表 2-1 直流电特性表

参数	符号	测试条件 除另有规定外 $V_{CC}=V_{IO}=3.3V$, $-55^{\circ}C \leq T_A \leq 125^{\circ}C$		最小值	最大值	单位
输入负载电流	I_{LI}	$V_{IN}=V_{SS}V_{CC}, V_{CC}=V_{CC}$ max	$V_{PP}/WP\#$	--	± 5.0	uA
			Others		± 2.0	
输出漏电流	I_{LO}	$V_{OUT}=V_{SS}-V_{CC}, V_{CC}=3.6V$		--	± 1.0	μA
VCC读电流a	I_{CC1}	$CE#=V_{IL}, OE#=V_{IH},$ $V_{CC}=3.6V, f=5MHz$		--	60	mA
VCC页内读电流a	I_{CC4}	$CE#=V_{IL}, OE#=V_{IH},$ $V_{CC}=3.6V, f=33MHz$		--	25	mA
VCC静态电流a	I_{LI}	$CE\#、RESET\#、OE#=V_{IH}, V_{IH}=V_{IO},$ $V_{IL}=V_{SS}, V_{CC}=3.6V$		--	300	μA
输入低电压	V_{IL}	-		-0.1	$0.3V_{IO}$	V
输入高电压	V_{IH}	-		$0.7V_{IO}$	$V_{IO} + 0.3$	V
输出低电压b	V_{OL}	$I_{OL}=100\mu A$		-	$0.15V_{IO}$	V
输出高电压b	V_{OH}	$I_{OH}=100\mu A$		$0.85V_{IO}$	-	V

表 2-2 读写交流参数

测试条件: 除另有规定外, $V_{CC}=V_{IO}=3.0V$, $-55^{\circ}C \leq T_A \leq +125^{\circ}C$

参数	符号	名称	最小值	最大值	单位
读周期	t_{RC}	读周期时间	110	--	ns
	t_{ACC}	输出延迟地址	--	110	ns
	t_{CE}	芯片允许输出延迟	--	110	ns
	t_{PACC}	页面访问时间	--	25	ns
	t_{OE}	使能输出到输出延迟	--	25	ns
	t_{OH}	无论地址, CE#或OE#哪一个先发出, 输出的保持时间	0	--	ns
写周期	t_{AS}	地址设置时间	0	--	ns
	t_{ASO}	在切换位轮询期间, 地址设置时间至 OE#为低	15	--	ns
	t_{AH}	地址保持时间	45	--	ns
	t_{AHT}	在切换位轮询期间, 从 CE#或 OE# 为高的地址保持时间	0	--	ns
	t_{DS}	数据设置时间	30	--	ns
	t_{DH}	数据保存时间	0	--	ns

参数	符号	名称	最小值	最大值	单位
	t_{CS}	CE#设置时间	0	--	ns
	t_{CH}	CE#保持时间	0	--	ns
	t_{WP}	写脉冲宽度	35	--	ns
	t_{WPH}	写入脉冲宽度高	30	--	ns
	t_{BUSY}	擦除/编程有效到 RY/BY#延迟	--	90	ns
	t_{CEPH}	切换位轮询期间的 CE# 高	20	--	ns
	t_{OEPH}	切换位轮询期间的 OE# 高	20	--	ns
	t_{WS}	WE#设置时间	0	--	ns
	t_{WH}	WE#保持时间	0	--	ns
	t_{CP}	CE #脉冲宽度	35	--	ns
	t_{CPH}	CE#脉冲为高	30	--	ns

表 2-3 输入输出电容 ($T_A=25^\circ\text{C}$, $f=1.0\text{MHz}$)

符号	参数	测试条件	典型值	最大值	单位
C_{IN}	输入电容	$V_{IN}=0\text{V}$		10	pf
C_{OUT}	I/O 电容	$V_{OUT}=0\text{V}$		12	pf

3 工作说明

3.1 异步随机读取

异步随机读取操作可以对存储器件中的任何位置进行读取访问。每次随机访问从 CE# 或地址到有效数据 (tACC 或 tCE) 的延迟相同。

当 CE# 为低, OE# 为低, WE# 为高, 地址保持稳定并满足异步访问时间时, 数据将显示在 DQ15-DQ0 上。地址访问时间 (tACC) 等于从稳定地址到有效输出数据的延迟。芯片使能访问时间 (tCE) 是从稳定的 CE# 到输出有效数据的延迟。为了将读取的数据驱动到数据输出, OE# 信号必须至少为低电平, 然后才能提供有效数据。

在来自 CE# (tCE), 地址稳定 (tACC) 或 OE# (tOE) 的随机访问时间结束时 (以最近发生的时间为准), 数据输出将提供来自当前活动地址映射模式的有效读出数据。如果 CE# 保持低电平并且 A_{MAX} 至 A₄ 地址信号中的任何一个变成新值, 则开始新的随机读取访问。如果 CE# 保持为低电平, 而 OE# 变成高电平, 则接口将转换成具有输出禁用的读取状态。如果 CE# 保持低电平, OE# 变成高电平, 而 WE# 变成低电平, 则接口将转换成 Write 状态。如果 CE# 返回高电平, 则接口将进入待机状态。相邻访问 (其中两次访问之间 CE# 保持为低电平) 要求更改地址以启动第二个访问。




图 3-1 随机读 AC 时序(8 位模式)




图 3-2 随机读 AC 时序(16 位模式)

3.2 页读取

每次随机读取并行访问页中的 32 字节。同一页中的后续读取具有更快的读取访问速度。该页面由高地址位 (AMAX-A4) 选择, 而该页面的特定字由最低有效地址位 A3-A0 选择。高地址位保持不变, 只有 A3-A0 改变以选择同一页中的另一个字, 称为异步访问。当 CE# 保持为低电平, OE# 保持为低电平并且 DQ15-DQ0 上出现数据时, 异步页面访问时间 (tPACC) 得到满足。如果 CE# 变为高电平并返回低电平以进行后续访问, 则将执行随机读取访问, 并且需要时间 (tACC 或 tCE)。




图 3-3 页读 AC 时序

3.3 字编程

字编程用于对主闪存阵列中任何位置的单个字进行编程。

字编程命令是一个包含四个写入周期的序列。编程命令序列是通过写入两个解锁周期开始, 通过编程设置命令启动。接下来写入编程地址和数据, 从而启动嵌入式字编程算法。不需要系统提供进一步的控制或时序。器件自动生成编程脉冲并在内部验证编程的单元裕量。嵌入式字编程算法完成后, EAC 返回其待机模式。系统可以通过使用数据轮询状态, 读取状态寄存器或监视 RY/BY# 输出来确定编程操作的状态。有关这些状态位的信息, 请参见状态寄存器。有关这些状态位的信息, 请参见数据轮询状态。




图 3-4 字编程算法流程

3.4 写入缓冲区编程

写入缓冲区用于对在 512 字节边界（行）上对齐的 512 字节地址范围内的数据进行编程。因此，整个写入缓冲区编程操作必须与线边界对齐。少于完整 512 字节的编程操作可以在任何字边界上开始，但不能越过行边界。在写缓冲区编程操作开始时，缓冲区中的所有位都为 1 (FFFFh 字)，因此任何未加载的位置都将保留现有数据。有关地址映射的信息，请参阅产品概述。

写缓冲区编程允许一次操作最多编程 512 字节。在每个写缓冲区编程操作中，可以从 1 位到 512 字节进行编程。建议写入多页，每页仅写入一次。为了获得最佳性能，应在 512 字节边界上对齐的 512 字节全行中进行编程。

仅在主闪存阵列或 SSR ASO 中支持写缓冲区编程。

首先通过写入两个解锁周期来启动写缓冲区编程操作。随后是带有扇区地址 (SA) 的写入缓冲区命令的第三个写入周期，在该周期中将进行编程。接下来，系统将字位置的数量减为 1。这将告诉器件有多少个写缓冲区地址已加载数据，因此将何时等待程序缓冲区刷新确认命令。在“写入缓冲区”命令和“写入字/字节数”命令中，扇区地址必须匹配。要编程的扇区必须解锁（未保护）。

然后，系统写入起始地址/组合数据。该起始地址是要编程的第一个地址/数据对，并选择写缓冲区行地址。扇区地址必须与写入缓冲区扇区地址匹配，否则操作将中止并返回初始状态。所有后续的地址/数据对必须按顺序排列。所有写缓冲区地址必须在同一行内。如果系统尝试加载超出此范围的数据，则该操作将中止并返回到初始状态。

每个数据加载操作时计数器递减。请注意，在对数据写入进行递减计数时，每次写入都被视为正在将数据加载到写入缓冲区中。在写缓冲区加载期间，无法执行任何命令。停止加载写缓冲区的唯一方法是使用编程操作行之外的地址进行写操作。该无效地址将立即中止“写入缓冲区”命令。

一旦指定数量的写缓冲区位置被加载后，系统必须在扇区地址处写入编程缓冲到闪存的命令。器件随后变得繁忙。嵌入式程序算法会自动对数据进行编程和验证，以获取正确的数据模式。在这些操作期间，不需要系统提供任何控制或时序。如果一定数量的写缓冲区位置加载，则该操作将终止并返回到初始状态。当在字/字节计数的末尾需要该命令时，如果写入了除闪存以外的任何内容，则会发生中止。

可以使用终止编程命令挂起写缓冲区嵌入式编程操作。嵌入式程序算法完成后，EAC 返回到 EAC 待机或擦除挂起待机状态，开始进行编程操作。

系统可以通过使用数据轮询状态，读取状态寄存器或监视 RY / BY#输出来确定程序操作的状态。有关这些状态位的信息，请参见状态寄存器。有关这些状态位的信息，请参见数据轮询状态。




图 3-5 写入缓冲区编程算法流程




图 3-6 编程 AC 时序

3.5 全片擦除

芯片全片擦除功能将擦除整个主闪存阵列。该器件不需要系统在擦除前进行预编程。嵌入式擦除算法在执行电擦除前，自动编程和验证整个存储器是否为全 0 数据组合。芯片擦除成功后，器件内的所有位置均包含 FFFFh。在这些操作期间，不需要系统提供任何控制或时序。芯片擦除命令序列是通过写入两个解锁周期以及随后的设置命令来启动的。然后，通过芯片擦除命令执行两个附加的解锁写周期，该命令依次调用嵌入式擦除算法。当 WE#变高时，RY/BY#在第 6 个周期结束变低。

嵌入式擦除算法完成后，EAC 将返回待机状态。注意在进行嵌入式擦除操作时，系统无法从器件读取数据。系统可以通过读取 RY / BY#，状态寄存器或使用数据轮询来确定擦除操作的状态。有关这些状态位的信息，请参考状态寄存器。有关更多信息，请参阅数据轮询状态。

一旦芯片擦除操作开始，只有状态读取、硬件复位或开关电源有效。所有其他命令都将被忽略。但是，硬件复位或关-开电源会立即终止擦除操作，并在 tRPH 时间后返回读取模式。如果芯片擦除操作被终止，一旦器件返回闲置状态，必须重新启动芯片擦除指令序列，以确保数据完整性。

受 ASP DYB 和 PPB 锁定位保护的扇区将不会被擦除。如果在芯片擦除期间保护了一个扇区，则芯片擦除将跳过受保护的扇区，并继续下一个扇区擦除。如果对受保护扇区的擦除失败，状态寄存器擦除状态位和扇区锁定位将不设置为 1。

3.6 扇区擦除

扇区擦除功能将擦除存储器阵列中的一个扇区。该器件不需要系统在擦除前进行预编程。嵌入式擦除算法在执行电擦除前，自动编程和验证整个存储器是否为全 0 数据组合。芯片擦除成功后，器件内的所有位置均包含 FFFFh。在这些操作期间，不需要系统提供任何控制或时序。扇区擦除命令序列是通过写入两个解锁周期以及随后的设置命令来启动的。然后，在两个附加的解锁写周期之后，跟着要擦除的扇区的地址以及扇区擦除命令。当 WE#变高时，RY/BY#在第 6 个周期结束时变低。

系统可以通过读取状态寄存器或使用数据轮询来确定擦除操作的状态。有关这些状态位的信息，请参考状态寄存器。有关更多信息，请参阅数据轮询状态。

一旦开始扇区擦除操作，状态寄存器读取和擦除挂起命令即有效。所有其他命令都将被忽略。但是，请注意，硬件复位会立即终止擦除操作，并在 tRPH 时间后返回读取模式。如果扇区擦除操作终止，则一旦器件进行了复位操作，就必须重新启动扇区擦除命令序列，以确保数据完整性。




图 3-7 扇区擦除流程图




图 3-8 全片/扇区擦除 AC 时序

3.7 数据轮询

数据轮询位 DQ7 向主机系统指示嵌入式算法是正在进行中还是已完成。数据轮询在编程或擦除命令序列中最后一个 WE#脉冲的上升沿之后有效。请注意，数据轮询仅对在写入缓存期间的写入缓存页中正在编程的最后一个字/字节有效。在写入缓存页中要编程的最后一个字/字节以外的任何字上读取数据轮询状态将返回错误的状态信息。

在嵌入式编程算法期间，器件在 DQ7 上输出已编程到 DQ7 的数据位的补码。此 DQ7 状态也适用于擦除挂起期间的编程。嵌入式编程算法完成后，器件将编程的数据位输出到编程的最后一个字/字节的位 7。在编程挂起的情况下，器件仅允许读取

阵列数据。如果编程地址位于受保护的扇区内，则 DQ7 上的数据轮询活动周期约 20 μ s，然后设备返回读取阵列数据的状态。

在嵌入式擦除或空白检查算法期间，DQ7 上的数据轮询会产生 0。算法完成后，或者器件进入“擦除挂起”模式时，DQ7 上的数据轮询会产生 1。这类似于为嵌入式编程算法描述的补码/真实数据输出：擦除功能将扇区中的所有位更改为 1；在此之前，器件输出补码或“0”。系统必须在选定的扇区内提供一个地址以进行擦除，以读取 DQ7 上的有效状态信息。

写入擦除命令序列后，如果锁选择的擦除扇区受保护，则 DQ7 上的数据轮询大约 100 μ s，然后器件返回读取阵列数据的状态。

当系统检测到 DQ7 已从补码变为真实数据时，它可以在接下来的读取周期中从 DQ15-DQ0 读取有效数据。这是因为在输出使能 (OE#) 设置为低电平时，DQ7 可能与 DQ6-DQ0 异步更改。




图 3-9 数据轮询 AC 时序

3.8 数据翻转

DQ6 翻转位 I 表示嵌入式编程或擦除算法正在进行还是已完成，或者是否已进入编程挂起或擦除挂起模式。翻转位 I 可以在任何地址读取，并且在命令序列中的最后 WE#脉冲的上升沿之后有效（在编程或擦除操作之前）。

在嵌入式编程或擦除算法操作期间，对任何地址的连续读取周期会导致 DQ6 翻转。（系统可以使用 OE#或 CE#来控制读取周期）。操作完成后，DQ6 停止翻转。

写入擦除命令序列后，如果所选择的扇区受保护，则 DQ6 翻转大约 100 μ s，然后 EAC 返回待机状态（读取模式）。如果所选扇区不受保护，则嵌入式擦除算法将擦除不受保护的扇区。

系统可以一起使用 DQ6 和 DQ2 来确定扇区是否正在主动擦除或擦除挂起。当器件正在主动擦除时（即，正在进行嵌入式擦除算法），DQ6 翻转。当设备进入编程

挂起模式或擦除挂起模式时，DQ6 停止翻转。但是，系统还必须使用 DQ2 来确定要擦除或擦除挂起的扇区。或者，系统可以使用 DQ7（请参阅 DQ7：数据轮询）。

DQ6 还可以在擦除挂起编程模式下翻转，并在嵌入式编程算法完成后停止翻转。

当与 DQ6 一起使用时，DQ2 翻转位 II 表示是否正在主动擦除特定扇区（即正在进行嵌入式擦除算法），或者该扇区是否已被擦除挂起。翻转位 II 在命令序列中最后一个 WE#脉冲的上升沿之后有效。

当系统读取选定要擦除的扇区内的地址时，DQ2 翻转。（系统可以使用 OE#或 CE#来控制读取周期）。但是 DQ2 无法区分该扇区是正在主动擦除还是被擦除挂起。相比之下，DQ6 表示器件是正在擦除还是处于擦除挂起状态，但无法区分是否选择了要擦除的扇区。因此，扇区和模式信息都需要两个状态位。




图 3-10 翻转位 AC 时序




图 3-11 翻转位 DQ6 和 DQ2 联系

3.9 编程挂起与恢复

编程挂起命令允许系统中断嵌入式编程操作，以便可以从任何非挂起的行读取数据。当在某个编程过程中写入编程挂起指令时，器件在 tPSL（编程挂起延迟）时间内挂起编程操作并更新状态位。在写入编程挂起指令时，不用考虑地址。

有两个命令可用于编程挂起。传统组合了擦除/编程挂起命令（B0h 命令代码）和单独的编程挂起命令（51h 命令代码）。编程恢复还有两个命令。传统组合了擦除/编程恢复命令（30h 命令代码）和单独的编程恢复命令（50h 命令代码）。建议使用

单独的编程挂起和恢复命令进行编程，而仅将传统组合命令用于擦除挂起和恢复。

编程操作挂起后，系统可以从任何非挂起的行读取阵列数据。也可以在擦除挂起期间的编程过程中发出“编程挂起”命令。在这种情况下，可以从擦除挂起或编程挂起之外的地址读取数据。

写入编程恢复命令后，器件将恢复为编程状态，并且状态位将更新。系统可以通过读取状态寄存器或使用数据轮询来确定编程操作的状态。有关这些状态位的信息请参阅状态寄存器。有关更多信息请参阅数据轮询状态。在编程挂起期间有效的访问和命令是：

- 读取任何非擦除挂起的扇区
- 读取任何其非编程挂起的行
- 状态读取命令
- 退出 ASO 或命令集退出
- 编程恢复命令

系统必须写入编程恢复命令，才能退出编程挂起模式并继续编程操作。编程恢复的进一步写入命令将被忽略。在器件恢复编程后，可以写入另一个“编程挂起”命令。

编程操作可以根据需要中断，但是为了使编程操作完成，在嵌入式算法控制器（EAC）中，从恢复到下一个挂起命令之间必须有一段大于或等于 tPRS 的时间。

进入 ASO 后不支持编程挂起和恢复。在编程挂起期间，不支持进入 ASO。

3.10 擦除挂起与恢复

擦除挂起命令允许系统中断扇区擦除操作，然后从主闪存阵列读取数据或将数据编程到主闪存阵列。该命令仅在扇区擦除或编程操作期间有效。如果在芯片擦除操作期间写入“擦除挂起”命令，则将忽略该命令。

在扇区擦除操作期间写入“擦除挂起”命令时，器件需要最大 tESL（擦除挂起等待时间）来挂起擦除操作并更新状态位。

擦除操作挂起后，该器件进入擦除挂起模式。系统可以从主闪存阵列读取数据或将数据编程到主闪存阵列。在擦除挂起的扇区内的任何地址进行读取都会产生不确定的数据。系统可以通过读取状态寄存器或使用数据轮询来确定扇区是正在擦除还是擦除挂起。有关这些状态位的信息，请参考状态寄存器。有关更多信息，请参阅数据轮询状态。

擦除挂起编程操作完成后，EAC 返回到擦除挂起状态。系统可以通过读取状态寄存器来确定编程操作的状态，就像在标准编程操作中一样。

如果在擦除挂起期间发生编程故障，则“清除”或“重置”命令将使器件返回

到擦除挂起状态。在再次尝试对存储器阵列进行编程之前，需要恢复并完成擦除操作。

在擦除挂起期间有效的访问和命令是：

- 读取任何非挂起的扇区
- 编程任何非挂起的扇区
- 状态寄存器读取
- 状态寄存器清除
- 输入 DYB ASO
- DYB 集
- DYB 清除
- DYB 状态读取
- 退出 ASO 或命令集退出
- 擦除恢复命令

要恢复扇区擦除操作，系统必须编写“擦除恢复”命令。器件将恢复为擦除状态，状态位将被更新。恢复命令的进一步写入将被忽略。芯片恢复擦除后，可以写入另一个擦除挂起命令。

在进入 ASO 后，不支持擦除挂起和恢复。在擦除过程中，不支持挂起进入 ASO。

3.11 数据保护

1) 上电保护

上电复位 (POR) 期间将忽略 RESET#, CE#, WE# 和 OE#。在 POR 期间，器件不会被选中，也不会在 WE# 的上升沿接受命令，并且没有输出。在 POR 期间，主机接口控制器 (HIC) 和嵌入式算法控制器 (EAC) 被重置为待机状态，准备读取阵列数据。在 POR (tVCS) 结束之前，CE# 或 OE# 必须转到 VIH。

2) 低电压 VCC 保护

当 VCC 小于 VLKO 时，HIC 不接受任何写周期，并且 EAC 复位。这样可以在 VCC 上电和掉电期间保护数据。当 VCC 大于 VLKO 时，系统必须向控制引脚提供适当的信号，以防止意外写入。

3) 命令保护

通过将命令序列写入 EAC 命令存储器来启动嵌入式算法。主机系统无法读取命令存储阵列，并且没有 ASO。每次主机接口写入都是器件的命令或命令序列的一部分。EAC 检查每次写传输中的地址和数据，以确定该写入是否属于合法命令序列。当合法命令序列完成后，EAC 将启动相应的 EA。

写入不正确的地址或数据值，或以不正确的顺序写入它们，通常会导致 EAC 返回其待机状态。但是，这种不正确的命令序列可能会将器件置于未知状态，在这种情况下，系统必须写入复位命令，或者可能通过将 RESET#信号驱动为低电平来使硬件复位，以使 EAC 返回其待机状态，准备随机读取。

4) OTP 保护

安全硅区域（SSR）提供了一个额外的闪存区域，该区域可以进行一次编程，并且可以持久保护其免受进一步的更改。这是一个一次性编程（OTP）区域。SSR 的长度为 1024 字节。它由用于工厂锁定安全硅区域的 512 字节和用于客户锁定安全硅区域的 512 字节组成。

5) 扇区保护

硬件写保护：

如果 WP # = VIL，则最低或最高地址扇区不受任何其他 ASP 配置的保护，免受编程或擦除操作的影响。最低还是最高扇区取决于所选的器件订购信息（型号）。如果 WP # = VIH，则最低或最高地址扇区不受 WP # 信号保护，但可能受 ASP 配置的其他方面保护。

WP # 具有内部上拉特点；断开连接时，WP # 位于 VIH。

高级扇区保护：

高级扇区保护（ASP）是一组独立的硬件和软件方法，用于分别禁用或启用任何或所有扇区中的编程或擦除操作。

每个主闪存阵列扇区都有一个与其相关的非易失性（PPB）和易失性（DYB）保护位。当任一位为 0 时，将保护该扇区免受编程和擦除操作的影响。

当 PPB 锁定位为 0 时，保护 PPB 位免受编程和擦除。有两种方法可以管理 PPB 锁定位的状态：持久保护和密码保护。

持久保护方法在 POR 或硬件复位期间将 PPB 锁定为 1，以使 PPB 位不受器件复位的保护。有一条命令将 PPB 锁定位清除为 0，以保护 PPB 位。持久保护方法中没有命令设置 PPB 锁定位，因此 PPB 锁定位将保持为 0，直到下一次断电或硬件复位为止。持久保护方法允许引导代码通过编程或擦除 PPB 来更改扇区保护，然后通过清除 PPB 锁定位来保护 PPB 在正常系统的其余部分中免受进一步更改。有时称为引导代码控制的扇区保护。

密码方法在 POR 或硬件复位期间将 PPB 锁定位清除为 0，以保护 PPB。密码方法可以对 64 位密码进行永久编程和隐藏该密码。可以使用命令来提供密码以与隐藏密码进行比较。如果密码匹配，则将 PPB 锁定位设置为 1 以取消保护 PPB。可以使用命令将 PPB 锁定位清除为 0。

通过对锁定寄存器中的 OTP 位进行编程来选择 PPB 锁定管理方法，以便永久选

择使用过的方法。

锁定寄存器还包含 OTP 位，用于保护 SSR。从出厂时，PPB 位被擦除，因此所有主闪存阵列扇区均不受保护。受保护的硅区域可以在工厂保护或不受保护，具体取决于订购的信息（型号）。

3.12 命令总结

1) 命令定义

命令序列 (注释 1)	总线 模式	总线周期 (注释 1-4)														
		第一个		第二个		第三个		第四个		第五个		第六个		第七个		
基本命令 定义	地址	数据	地址	数据	地址	数据	地址	数据	地址	数据	地址	数据	地址	数据	地址	数据
	X8	RA	RD													
读(注释 6)	X16	RA	RD													
	X8	XXX	F0													
复位/ASO 退出(注释 7, 16)	X16	XXX	F0													
	X8	AAA	70	XXX	RD											
读取状态 寄存器	X16	555	70	XXX	RD											
	X8	AAA	71													
清除状态 寄存器	X16	555	71													
	X8	AAA	AA	555	55	AAA	A0	PA	PD							
字编程	X16	555	AA	2AA	55	555	A0	PA	PD							
	X8	AAA	AA	555	55	SA	25	SA	WC	WBL	PD	...				
写入缓冲 区	X16	555	AA	2AA	55	SA	25	SA	WC	WBL	PD	...				
	X8	SA	29													
编程缓冲 到 Flash(确 认)	X16	SA	29													
	X8	AAA	AA	555	55	AAA	F0									
写入缓冲 区中止-复 位(注释 11)	X16	555	AA	2AA	55	555	F0									
	X8	AAA	AA	555	55	AAA	80	AAA	AA	555	55	AAA	10			
芯片擦除	X16	555	AA	2AA	55	555	80	555	AA	2AA	55	555	10			
	X8	AAA	AA	555	55	AAA	80	AAA	AA	555	55	SA	30			
扇区擦除	X16	555	AA	2AA	55	555	80	555	AA	2AA	55	SA	30			
	X8	XXX	B0													
擦除暂停/ 编程暂停 传统方法 (注释 9)	X16	XXX	B0													
	X8	XXX	B0													
擦除暂停 强化方法	X16	XXX	B0													
	X8	XXX	30													
擦除恢复/ 编程恢复 传统方法	X16	XXX	30													

命令序列 (注释 1)	总线 模式	总线周期 (注释 1-4)											
基本命令 定义		第一个		第二个		第三个		第四个		第五个		第六个	
		地址	数据	地址	数据	地址	数据	地址	数据	地址	数据	地址	数据
(注释 10)													
擦除恢复 强化方法	X8	XXX	30										
	X16	XXX	30										
编程暂停 强化方法	X8	XXX	51										
	X16	XXX	51										
编程恢复 强化方法	X8	XXX	50										
	X16	XXX	50										
空白检查	X8	AAA	33										
	X16	555	33										
解锁旁路命令定义													
进入解锁 旁路 (20h)	x8	AAA	AA	555	55	AAA	20						
	x16	555	AA	2AA	55	555	20						
编程解锁 旁路 (A0h)	x8	XXX	A0	PA	PD								
	x16	XXX	A0	PA	PD								
复位解锁 旁路 (90h/00h)	x8	XXX	90	XXX	0								
	x16	XXX	90	XXX	0								
ID-CFI (自动选择) 命令定义													
进入 ID (自动选 择)	X8	AAA	AA	555	55	AAA	90						
	X16	555	AA	2AA	55	555	90						
进入 CFI (注释 8)	X8	AAA	98										
	X16	555	98										
ID-CFI 读	X8	RA	RD										
	X16	RA	RD										
复位/ASO 退出 (注释 7, 16)	X8	XXX	F0										
	X16	XXX	F0										
Secure Silicon Region 命令定义													
进入 SSR	X8	AAA	AA	555	55	AAA	88						
	X16	555	AA	2AA	55	555	88						
读 (注释 6)	X8	RA	RD										
	X16	RA	RD										
字编程	X8	AAA	AA	555	55	AAA	A0	PA	PD				
	X16	555	AA	2AA	55	555	A0	PA	PD				
写入缓冲 区	X8	AAA	AA	555	55	SA	25	SA	WC	WBL	PD	...	
	X16	555	AA	2AA	55	SA	25	SA	WC	WBL	PD	...	
编程缓冲 到 Flash (确 认)	X8	SA	29										
	X16	SA	29										
写入缓冲 区中止-复	X8	AAA	AA	555	55	AAA	F0						
	X16	555	AA	2AA	55	555	F0						

命令序列 (注释 1)	总线 模式	总线周期 (注释 1-4)											
基本命令 定义		第一个		第二个		第三个		第四个		第五个		第六个	
		地址	数据	地址	数据	地址	数据	地址	数据	地址	数据	地址	数据
位(注释 11)													
SSR 退出 (注释 11)	X8	AAA	AA	555	55	555	90	XXX	0				
	X16	555	AA	2AA	55	555	90	XXX	0				
复位/ASO 退出	X8	XXX	F0										
	X16	XXX	F0										
锁定寄存器命令定义													
进入锁定 寄存器	X8	AAA	AA	555	55	AAA	40						
	X16	555	AA	2AA	55	555	40						
编程 (注 释 15)	X8	XXX	A0	XXX	PD								
	X16	XXX	A0	XXX	PD								
读 (注释 15)	X8	RA	RD										
	X16	RA	RD										
退出命令 设定(注释 12, 16)	X8	XXX	90	XXX	0								
	X16	XXX	90	XXX	0								
复位/ASO 退出(注释 7, 16)	X8	XXX	F0										
	X16	XXX	F0										
密码保护命令定义													
进入密码 ASO	X8	AAA	AA	555	55	AAA	60						
	X16	555	AA	2AA	55	555	60						
编程 (注 释 14)	X8	XXX	A0	PWAx	PWD x								
	X16	XXX	A0	PWAx	PWD x								
读 (注释 13)	X8	0	PWD0	1	PWD 1	2	PWD2	3	PWD3	4	PWD4
	X16	0	PWD0	1	PWD 1	2	PWD2	3	PWD3				
解锁	X8	0	25	0	3	0	PWD0	1	PWD1	7	PWD7
	X16	0	25	0	3	0	PWD0	1	PWD1	2	PWD2	3	PWD3
退出命令 设定(注释 12, 16)	X8	XXX	90	XXX	0								
	X16	XXX	90	XXX	0								
复位/ASO 退出(注释 7, 16)	X8	XXX	F0										
	X16	XXX	F0										
非易失性扇区保护命令定义													
进入 PPB	X8	AAA	AA	555	55	AAA	C0						
	X16	555	AA	2AA	55	555	C0						
PPB 编程 (注释 17)	X8	XXX	A0	SA	0								
	X16	XXX	A0	SA	0								
所有 PPB 擦除(注释	X8	XXX	80	0	30								
	X16	XXX	80	0	30								

命令序列 (注释 1)	总线 模式	总线周期 (注释 1-4)											
基本命令 定义		第一个		第二个		第三个		第四个		第五个		第六个	
		地址	数据	地址	数据	地址	数据	地址	数据	地址	数据	地址	数据
17)													
全局非易失性扇区保护冻结命令定义													
PPB 读 (注释 17)	X8	SA	RD (DQ0)										
	X16	SA	RD (DQ0)										
退出命令 设定 (注 释 12, 16)	X8	XXX	90	XXX	0								
	X16	XXX	90	XXX	0								
复位/ASO 退出 (注释 7, 16)	X8	XXX	F0										
	X16	XXX	F0										
PPB 锁定 命令	X8	AAA	AA	555	55	AAA	50						
	X16	555	AA	2AA	55	555	50						
PPB 锁定 位清除	X8	XXX	A0	XXX	0								
	X16	XXX	A0	XXX	0								
PPB 锁定 状态读 (注释 17)	X8	XXX	RD (DQ0)										
	X16	XXX	RD (DQ0)										
退出命令 设定 (注 释 12, 16)	X8	XXX	90	XXX	0								
	X16	XXX	90	XXX	0								
复位/ASO 退出 (注释 16)	X8	XXX	F0										
	X16	XXX	F0										
ECC 命令定义													
进入 ECC ASO	X8	AAA	AA	555	55	AAA	75						
	X16	555	AA	2AA	55	555	75						
ECC 状态 读	X8	RA	RD										
	X16	RA	RD										
复位/ASO 退出 (注 释 12, 16)	X8	XXX	F0										
	X16	XXX	F0										
深掉电命令定义													
进入深掉 电	X8	AAA	AA	555	55	XXX	B9						
	x16	555	AA	2AA	55	XXX	B9						
退出深掉 电	X8	XXX	AB										
	x16	XXX	AB										

说明：

X =不必关注。

RA =要读取的内存地址。

RD =读取操作期间从位置 RA 读取的数据。

PA =要编程的存储位置的地址。

PD =在位置 PA 处编程的数据。

SA=所选扇区的地址。地址位 AMAX-A16 唯一选择任何扇区。

WBL=写缓冲区位置。地址必须位于与 PA 相同的写缓冲区页中。

WC=字数是要加载的写缓冲区位置数减 1。

PW_{Ax} =密码地址字 0=00h, 字 1=01h, 字 2=02h, 和字 3=03h。

PW_{Dx} =密码数据字 0、字 1、字 2 和字 3。

注释：

1.所有值均为十六进制。

2.除以下内容外，所有总线周期均为写入周期：读取期间的读取周期，读取 ID/CFI (制造 ID/器件 ID)，指示器位，读取 SecureSiliconRegion，SSR 锁定读取以及状态寄存器读取的第二个周期。

3.数据位 DQ15-DQ8 与命令序列无关，除了 RD, PD, WC 和 PWD。

4.除非需要 SA 或 PA，否则解锁和命令周期内地址 AMAX-A11 不必关注 (AMAX 是最高地址引脚)。

5.读取阵列数据时，不需要解锁或命令周期。

6.当器件处于 ID-CFI (自动选择) 模式或者如果 DQ5 变为高电平 (器件提供状态数据时)，则需要复位命令返回到阵列数据读取状态。

7.当器件准备好读取阵列数据或器件处于 ID-CFI (自动选择) 模式时，该命令才有效。

8.在处于擦除暂停模式时，系统可以在非擦除扇区进行读，编程/编程暂停，或进入 ID-CFI ASO。擦除暂停命令仅在扇区擦除操作期间有效。

9.“擦除恢复/编程恢复”命令仅在“擦除暂停/编程暂停”模式下有效。

10.在检测到器件处于“写入缓冲区中止”状态后，发出此命令序列以返回到读模式。重要说明：如果要从中止中复位，则需要完整的命令序列。

11.Exit 命令返回到器件的阵列数据读取状态。

12.只要输入或读取整个 64 位密码，就可以按任何顺序输入或读取密码部分。

13.对于 PW_{Dx}，每个 A0 命令只能编程一部分密码。密码的部分必须按顺序编程 (PWD0-PWD3)。

14.所有的锁寄存器位都是一次性可编程的。编程状态=“0”，擦除状态=“1”。无法同时对永久保护模式锁定位和密码保护模式锁定位进行编程，否则锁定寄存器位编程操作终止并返回器件读模式。保留供将来使用的锁定寄存器位未定义，可以为“0”或“1”。

15.如果发出了任何进入命令，则必须发出退出命令以将器件重置为读取模式。

16.受保护状态= " 00h "，无保护状态= " 01h "。可以在扇区内的任何地址位置进行 DYB 复位，DYB 清零或 PPB 编程命令 – 与扇区地址的低位无关。

2) 器件 ID 和通用闪存接口(ID CFI) ASO 映射表

“器件 ID”部分（字位置 0h 至 0Fh）提供了器件的制造商 ID，器件 ID，扇区保护状态和基本功能集信息。

ID-CFI 位置 02h 显示由 ID-CFI 进入命令中使用的扇区地址 (SA) 选择的扇区的扇区保护状态。要读取多扇区的保护状态，必须退出 ID ASO，然后使用以下命令输入 ID ASO：新的 SA。读取位置 02h 的访问时间始终为 tACC，对该位置的读取要求 CE# 在读取之前变为高电平，然后返回低电平以启动读取（异步读取访问）。不支持在位置 02h 和其他 ID 位置之间读取的页模式。支持在非 02h 的 ID 位置之间读取页模式。

描述	地址(x16)	地址(x8)	读取数据	描述
制造商 ID	(SA) + 0000h	(SA) + 0000h	0040h	
器件 ID	(SA) + 0001h	(SA) + 0002h	227Eh	
保护验证	(SA) + 0002h	(SA) + 0004h	扇区保护状态 (1 = 扇区受保护，0 = 扇区未受保护)。仅在输入 ID-CFI ASO 时为所选的 SA 显示此保护状态。 读取其他 SA 将提供未定义的数据。要读取其他 SA 保护状态，必须使用 ASO 退出命令，然后使用新的 SA 再次输入 ID-CFI ASO。	
指示位	(SA) + 0003h	(SA) + 0006h	DQ15-DQ08 = 1 (保留) DQ7 - 工厂锁定的 Secure Silicon 区域 1 = 锁定 0 = 未锁定 DQ6 – 客户锁定的 Secure Silicon 区域 1 = 锁定 0 = 未锁定 DQ5 = 1 (保留) DQ4 - WP# 保护 0 = 最低地址扇区 1 = 最高地址扇区 DQ3 - DQ0 = 1 (保留)	
不连接	(SA) + 0004h	(SA) + 0008h	保留	
	(SA) + 0005h	(SA) + 000Ah	保留	
	(SA) + 0006h	(SA) + 000Ch	保留	
	(SA) + 0007h	(SA) + 000Eh	保留	
	(SA) + 0008h	(SA) + 0010h	保留	
	(SA) + 0009h	(SA) + 0012h	保留	

描述	地址(x16)	地址(x8)	读取数据	描述
	(SA) + 000Ah	(SA) + 0014h	保留	
	(SA) + 000Bh	(SA) + 0016h	保留	
低软件位	(SA) + 000Ch	(SA) + 0018h	Bit 0 -状态寄存器支持 1 =支持状态寄存器 0 =不支持状态寄存器 Bit 1 - DQ 轮询支持 t 1 =支持 DQ 位轮询 0 =不支持 DQ 位轮询 Bit 3-2 -命令集支持 11 =保留 10 =保留 01 =精简命令集 00 =经典命令集 t Bits 4-15 -保留= 0	
高软件位	(SA) + 000Dh	(SA) + 001Ah	保留	
器件 ID	(SA) + 000Eh	(SA) + 001Ch	2228h = 1 Gb 2223h = 512Mb 2222h = 256Mb 2221h = 128Mb	
器件 ID	(SA) + 000Fh	(SA) + 001Eh	2201h	
CFI 信息	(SA) + 0010h	(SA) + 0020h	0051h	查询唯一的 ASCII 字符串 “QRY”
	(SA) + 0011h	(SA) + 0022h	0052h	
	(SA) + 0012h	(SA) + 0024h	0059h	
	(SA) + 0013h	(SA) + 0026h	0002h	主要 OEM 命令集
	(SA) + 0014h	(SA) + 0028h	0000h	
	(SA) + 0015h	(SA) + 002Ah	0040h	主扩展表的地址
	(SA) + 0016h	(SA) + 002Ch	0000h	
	(SA) + 0017h	(SA) + 002Eh	0000h	备用 OEM 命令集(00h =不存在)
	(SA) + 0018h	(SA) + 0030h	0000h	
	(SA) + 0019h	(SA) + 0032h	0000h	备用 OEM 扩展表的地 址(00h= 不存在)
	(SA) + 001Ah	(SA) + 0034h	0000h	
	(SA) + 001Bh	(SA) + 0036h	0027h	VCC 最小值(擦除/编程) (D7-D4: V, D3-D0: 100 mV)
	(SA) + 001Ch	(SA) + 0038h	0036h	VCC 最大值(擦除/编程) (D7-D4: V, D3-D0: 100 mV)
	(SA) + 001Dh	(SA) + 003Ah	0085h	VPP 电压最小值(00h = 不存在 VPP 引脚)
	(SA) + 001Eh	(SA) + 003Ch	0095h	VPP 电压最大值(00h = 不存在 VPP 引脚)
	(SA) + 001Fh	(SA) + 003Eh	0008h	每个字写入的典型时间 为 2N μ s
	(SA) + 0020h	(SA) + 0040h	0009h	最大多字节编程的典型 时间为 2N μ s (00h =不 支持)
	(SA) + 0021h	(SA) + 0042h	0008h	每个单独块擦除的典型

描述	地址(x16)	地址(x8)	读取数据	描述
				时间为 2N ms
(SA) + 0022h	(SA) + 0044h	0012h (1 Gb) 0011h (512Mb) 0010h (256Mb) 000Fh (128Mb)		全芯片擦除的典型时间为 2N ms (00h = 不支持)
(SA) + 0023h	(SA) + 0046h	0001h		单字写 2N 次最多典型时间
(SA) + 0024h	(SA) + 0048h	0002h		缓存写 2N 次最多典型时间
(SA) + 0025h	(SA) + 004Ah	0003h		每个单独块擦除 2N 次最多典型时间
(SA) + 0026h	(SA) + 004Ch	0003h		全芯片擦除 2N 次最多典型时间 (00h = 不正常)
(SA) + 0027h	(SA) + 004Eh	001Bh (1 Gb) 001Ah (512Mb) 0019h (256Mb) 0018h (128Mb)		器件容量= 2N 字节;
(SA) + 0028h	(SA) + 0050h	0002h 0000h		闪存器件接口说明 0 = 仅支持×8, 1 = 仅支持×16, 2 = 支持×8/×16
(SA) + 0029h	(SA) + 0052h			
(SA) + 002Ah	(SA) + 0054h	0009h 0000h		多字节写入中的最多字节数=2N (00 = 不支持)
(SA) + 002Bh	(SA) + 0056h			
(SA) + 002Ch	(SA) + 0058h	0001h		器件内的擦除块区域数 1 = 同一器件, 2 = 引导器件
(SA) + 002Dh	(SA) + 005Ah	00XXh 000Xh 0000h 000Xh		擦除块区域 1 信息(请参阅 JEDEC JESD68-01 或 JEP137 规范) 00FFh, 0003h, 0000h, 0002h =512Mb 00FFh, 0001h, 0000h, 0002h =512Mb 00FFh, 0000h, 0000h, 0002h =256Mb 007Fh, 0000h, 0000h, 0002h =128Mb
(SA) + 002Eh	(SA) + 005Ch			
(SA) + 002Fh	(SA) + 005Eh			
(SA) + 0030h	(SA) + 0060h			
(SA) + 0031h	(SA) + 0062h	0000h 0000h		擦除区域 2 信息(请参阅 CFI 出版 100)
(SA) + 0032h	(SA) + 0064h	0000h 0000h		
(SA) + 0033h	(SA) + 0066h			

描述	地址(x16)	地址(x8)	读取数据	描述
	(SA) + 0034h	(SA) + 0068h		
	(SA) + 0040h	(SA) + 0080h	0050h 0052h	查询唯一的 ASCII 字符串 “PRI”
	(SA) + 0041h	(SA) + 0082h	0049h	
	(SA) + 0042h	(SA) + 0084h		
	(SA) + 0043h	(SA) + 0086h	0031h	主版本号, ASCII
	(SA) + 0044h	(SA) + 0088h	0035h	次要版本号, ASCII
	(SA) + 0045h	(SA) + 008Ah	001Ch	地址敏感解锁(Bits 1-0) 00b = 需要 01b = 不需要 工艺技术 (Bits 5-2) 待讨论
	(SA) + 0046h	(SA) + 008Ch	0002h	擦除暂停 0 = 不支持 1 = 只读 2 = 读写
	(SA) + 0047h	(SA) + 008Eh	0001h	扇区保护 00 = 不支持 X = 最小组中的扇区数
	(SA) + 0048h	(SA) + 0090h	0000h	临时解除保护 00 = 不正常 01 = 支持

4 典型应用




图 4-1 典型应用 1

本产品的第一种典型应用是作为 FPGA 的配置存储器，与 FPGA 的配置接口主要采用主 BPI 的配置模式。FPGA 器件上电时，根据其模式选择引脚 M[2:0]=010 时，FPGA 进入主 BPI 配置模式。FPGA 驱动 NOR 型 FLASH 的 CE#、OE#、WE#、地址和数据引脚，来访问 NOR 型 FLASH 内部存储的配置位流信息。在 NOR FLASH 正确完成 FPGA 的配置加载后，FPGA 的 DONE 信号有效，FPGA 开始正常工作。




图 4-2 典型应用 2

本产品的第二种典型应用是作为 FPGA 的数据存储器，或者 CPU 的数据存储器。确认好 FPGA 或 CPU 端口电压符合 TLX29LV512S 需求，即可直连使用，按照图示连接关系连接好地址位，数据位，使能端后，根据用户手册中的指令进行擦除，编程与读取操作。BYTE 管脚接高作为 16 位数据读写模式，接地作为 8 位数据读写模式，详细管脚说明可参考数据手册。RY/BY 管脚连接 FPGA 或 CPU 用于监测 TLX29LV512S 的状态，当 RY/BY 为高时，TLX29LV512S 处于 READY 状态，可接收指令进行操作，当 RY/BY 为低时，TLX29LV512S 处于 BUSY 状态，输入指令无效。

注意事项：本产品为 NOR 型 FLASH 存储器，上电后默认初始器件数据为 FFh，可以通过读取校验确认；上电后应当执行数据写入操作，器件读取数据以写入数据为准进行校验。

5 说明事项

5.1 运输与储存

芯片在适宜环境下储运。

使用指定的防静电包装盒进行产品的包装和运输。在运输过程中，确保芯片不要与外物发生碰撞。

5.2 开箱与检查

开箱使用芯片时，请注意观察产品标识。确定产品标识清晰，无污迹，无擦痕。同时，注意检查无损坏，无伤痕，管脚整齐，无缺失，无变形。

5.3 使用操作规程及注意事项

器件必须采取防静电措施进行操作。取用芯片时应佩戴防静电手套，防止人体电荷对芯片的静电冲击，损坏芯片。将芯片插入电路板上的底座时以及将芯片从电路板上的底座取出时，应注意施力方向以确保芯片管脚均匀受力。不要因为用力过猛，损坏芯片管脚，导致无法使用。

推荐下列操作措施：

- a) 器件应在防静电的工作台上操作，或带指套操作；
- b) 试验设备和器具应接地；
- c) 不能触摸器件引线；
- d) 器件应存放在导电材料制成的容器中（如：集成电路专用盒）；
- e) 生产、测试、使用以及转运过程中应避免使用引起静电的塑料、橡胶或丝织物；
- f) 相对湿度尽可能保持在 50%±30%。


5.4 质量保证

公司质量管理体系根据国军标 GJB9001 要求制定了完善的质量管理工作流程，对产品的设计、生产和销售进行日常质量管理。产品制定依据 GJB7400 《合格制造厂认证用半导体集成电路通用规范》裁剪后的标准进行设计和生产，并 GJB548 《微电子器件试验方法和程序》的要求进行试验和检验。产品兼容性好、可靠性高。

6 封装尺寸

6.1 外形尺寸图

器件采用 TSOP56 封装, TSOP56 封装尺寸如图 6-2 所示。



单位: mm

尺寸符号	最小值	公称值	最大值
A	--	--	1.20
A1	0.05	--	0.15
A2	0.95	1.00	1.05
b	0.17	0.22	0.27
b1	0.17	0.20	0.23
c	0.10	--	0.21
c1	0.10	--	0.16
D	19.80	20.00	20.20
e	--	0.50	--
D1	18.30	18.40	18.50
E	13.90	14.00	14.10
L	0.50	0.60	0.70

尺寸符号	最小值	公称值	最大值
L1	--	0.85	--
R	0.080	--	0.200
θ	0°	3°	5°
θ1	--	15°	--
θ2	--	15°	--

图 6-2 TSOP56 封装尺寸图

6.2 订购信息

订购型号	温度等级	封装类型	MSL	质量等级
JTLX29LV512S	-55 °C ~+125 °C	TSOP56	MSL1/3	N1/军温级
TLX29LV512S	-40 °C ~+125 °C	TSOP56	MSL1/3	工业级

6.3 推荐焊装工艺

采用无铅回流焊温度，如 6-3 所示。

