

无锡泰连芯科技有限公司

TLX32F407VGT6S型

基于 Arm® Cortex® -M4 内核的32位微控制器

产品说明书

2024年06月

产品特性

■ 内核

- 带有 FPU 的 32 位 Arm® Cortex®-M4F 内核
- 最高 168MHz 工作频率

■ 存储器及接口

- Flash: 容量最高为 1MB
- SRAM: 系统 (192KB) + 备份 (4KB)
- SMC: 支持 CF 卡、SRAM、PSRAM、NOR 和 NAND 存储器
- SDRAM: 2MB

■ 时钟

- HSECLK: 支持 4~26MHz 外部晶体/陶瓷振荡器
- LSECLK: 支持 32.768KHz 晶体/陶瓷振荡器
- HSICLK: 出厂校准的 16MHz RC 振荡器
- LSICLK: 支持 28KHz RC 振荡器
- PLL1: 主锁相环, 由四个参数配置输出频率
- PLL2: 专门给 I2S 提供时钟信号的锁相环, 由三个参数配置输出频率

■ 电源与电源管理

- V_{DD} 范围: 1.8~3.6V
- V_{DDA} 范围: 1.8~3.6V
- 备份域电源 V_{BAT} 范围: 1.65V~3.6V
- 支持上电 / 掉电 / 欠压复位 (POR/PDR/BOR)
- 支持可编程电源电压检测器 (PVD)

■ 低功耗模式

- 支持睡眠、停机、待机三种模式

■ DMA

- 两个 DMA, 每个 DMA 有 8 个数据流, 共 16 个

■ 调试接口

- JTAG
- SWD

■ I/O

- 最多有 75 个 I/O
- 所有 I/O 都可以映射到外部中断向量
- 最多有 72 个容忍 5V 输入的 I/O

■ 通信外设

- 4 个 USART, 2 个 UART, 支持 ISO7816、LIN 和 IrDA 等功能
- 3 个 I2C, 支持 SMBus/PMBus
- 3 个 SPI (2 个可复用 I2S)
- 2 个 CAN
- 3 个 USB_OTG 控制器
- 1 个 SDIO 接口

■ 模拟外设

- 3 个 12 位的 ADC
- 2 个 12 位的 DAC

■ 定时器

- 2 个可以提供 7 通道 PWM 输出的 16 位高级定时器 TMR1/8, 支持死区生成和刹车输入等功能
- 2 个 32 位通用定时器 TMR2/5, 每个定时器有 4 个独立通道可以用来输入捕获、输出比较、PWM 与脉冲计数等功能
- 8 个 16 位通用定时器 TMR3/4/9/10/11/12/13/14, 每个定时器有 2 个独立通道可以用来输入捕获、输出比较、PWM 与脉冲计数等功能
- 2 个 16 位基本定时器 TMR6/7
- 2 个看门狗定时器: 一个独立看门狗 IWDG 和一个窗口看门狗 WWDG
- 1 个 24 位自减型系统定时器 Sys Tick Timer

■ RTC

- 支持日历功能
- 可从停机/待机模式下报警和定期唤醒

■ CRC 计算单元

■ 国密算法

- BN
- SM3
- SM4

■ 96 位唯一设备 ID

■ 质量等级

- 军温级 & N1 级

目录

1	产品特性	1
2	产品信息	6
3	引脚信息	7
3.1	引脚分布	7
3.2	引脚功能描述	7
3.3	GPIO 复用功能配置	19
4	功能描述	26
4.1	系统架构	27
4.1.1	系统框图	27
4.1.2	地址映射	28
4.1.3	启动配置	29
4.2	内核	29
4.3	中断控制器	29
4.3.1	嵌套的向量式中断控制器(NVIC)	29
4.3.2	外部中断/事件控制器(EINT)	29
4.4	片上存储器	29
4.4.1	静态存储控制器 (SMC)	29
4.4.2	液晶显示器并行接口 (LCD)	30
4.5	时钟	30
4.5.1	时钟树	30
4.5.2	时钟源	32
4.5.3	系统时钟	32
4.5.4	总线时钟	32
4.5.5	锁相环	32
4.6	电源与电源管理	32
4.6.1	电源方案	32
4.6.2	调压器	32
4.6.3	电源电压监控器	33

4.7	低功耗模式	33
4.8	DMA	33
4.9	GPIO	33
4.10	通信外设	34
4.10.1	USART/UART	34
4.10.2	I2C	34
4.10.3	SPI/I2S	34
4.10.4	CAN	34
4.10.5	USB_OTG	35
4.10.6	Ethernet	35
4.10.7	SDIO	35
4.11	模拟外设	35
4.11.1	ADC	35
4.11.2	DAC	35
4.12	定时器	35
4.13	RTC	37
4.13.1	备份域	37
4.14	RNG	37
4.15	DCI	37
4.16	CRC	37
4.17	加密算法	37
4.17.1	BN	37
4.17.2	SM3	38
4.17.3	SM4	38
5	电气特性	39
5.1	电气特性测试条件	39
5.1.1	最大值和最小值	39
5.1.2	典型值	39
5.1.3	典型曲线	39
5.1.4	电源方案	40
5.1.5	负载电容	41

5.2	通用工作条件下的测试	41
5.3	绝对最大额定值	42
5.3.1	最大温度特性	42
5.3.2	最大额定电压特性	42
5.3.3	最大额定电流特性	42
5.3.4	静电放电 (ESD)	43
5.3.5	静态栓锁 (LU)	43
5.4	片上存储器	43
5.4.1	Flash 特性	43
5.5	时钟	44
5.5.1	外部时钟源特性	44
5.5.2	内部时钟源特性	45
5.5.3	PLL 特性	45
5.6	电源与电源管理	46
5.6.1	内嵌复位和电源控制模块特性测试	46
5.7	功耗	47
5.7.1	功耗测试环境	47
5.7.2	运行模式功耗	48
5.7.3	睡眠模式功耗	51
5.7.4	停机模式功耗	52
5.7.5	待机模式功耗	52
5.7.6	外设功耗	52
5.7.7	备份域功耗	55
5.8	低功耗模式唤醒时间	55
5.9	I/O 端口特性	55
5.10	NRST 引脚特性	58
5.11	通信外设	58
5.11.1	I2C 外设特性	58
5.11.2	SPI 外设特性	59
5.12	模拟外设	61
5.12.1	ADC	61

5.12.2	DAC	63
6	封装信息.....	64
6.1	LQFP100 封装信息	64
7	包装信息	66
7.1	托盘包装.....	66
8	订货信息	68
9	常用功能模块命名.....	69

2 产品信息

TLX32F407VGT6S 产品功能和外设配置请参阅下表。


表格 1 TLX32F407VGT6S 系列芯片功能和外设

产品		TLX32F407
型号		VGT6S
封装		LQFP100
内核及最大工作频率		Arm® 32-bit Cortex®-M4F@168MHz
工作电压		1.8~3.6V
Flash(KB)		1024
系统+备份 SRAM(KB)		192+4
SDRAM		2MB
EMMC		1
GPIOs		75
通信接口	USART/UART	4/2
	SPI/I2S	3/2
	I2C	3
	OTG_FS	1
	OTG_HS	2
	CAN	2
	Ethernet	1
	SDIO	1
定时器	16 位高级	2
	32 位通用	2
	16 位通用	8
	16 位基本	2
	系统滴答定时器	1
	看门狗	2
实时时钟		1
DCI		1
RNG		1
12 位 ADC	单元	3
	外部通道	16
12 位 DAC	单元	2
	通道	2
工作温度		环境温度: -55°C 至 125°C 结温度: -55°C 至 125°C

3 引脚信息

3.1 引脚分布

图 1 TLX32F407VGT6S 系列 LQFP100 引脚分布图



3.2 引脚功能描述

表格 2 输出引脚表中使用的图例/缩写

名称	缩写	定义
引脚名称	除非引脚名称下方的括号中另有规定，否则复位期间和复位后的引脚功能与实际引脚名称相同	
引脚类型	P	电源引脚

名称		缩写	定义
		I	仅输入引脚
		I/O	I/O 引脚
I/O 结构		5T	5V 容忍 I/O
		STDA	3.3V 标准、直接连接到 ADC 的 I/O
		STD	3.3V 标准 I/O
		B	专用 Boot0 引脚
		RST	内置上拉电阻的双向复位引脚
注意		除非注释另有规定，否则复位期间和复位后，所有 I/O 都设置为浮空输入	
引脚功能	默认复用功能	通过外设寄存器直接选择/启用此功能	
	重定义功能	通过 AFIO 的重映射寄存器选择此功能	

表格 3 TLX32F407VGT6S 按引脚序号排序描述

名称 (复位后的功能)	类型	结构	复用功能	附加功能	LQFP100
PE2	I/O	5T	TRACECK, SMC_A23, ETH_MII_TXD3, EVENTOUT	-	1
PE3	I/O	5T	TRACED0, SMC_A19, EVENTOUT	-	2
PE4	I/O	5T	TRACED1, SMC_A20, DCI_D4, EVENTOUT	-	3
PE5	I/O	5T	TRACED2, SMC_A21, TMR9_CH1, DCI_D6, EVENTOUT	-	4
PE6	I/O	5T	TRACED3, SMC_A22, TMR9_CH2, DCI_D7, EVENTOUT	-	5
V _{BAT}	P	-	-	-	6
PC13	I/O	5T	EVENTOUT	RTC_OUT, RTC_TAMP1,	7

名称 (复位后的功能)	类型	结构	复用功能	附加功能	LQFP100
				RTC_TS	
PC14- OSC32_IN (PC14)	I/O	5T	EVENTOUT	OSC32_IN	8
PC15- OSC32_OUT (PC15)	I/O	5T	EVENTOUT	OSC32_OUT	9
V _{SS}	P	-	-	-	10
V _{DD}	P	-	添加副 PAD 连接 SDR 的 VDD	-	11
PH0-OSC_IN (PH0)	I/O	5T	EVENTOUT	OSC_IN	12
PH1-OSC_OUT (PH1)	I/O	5T	EVENTOUT	OSC_OUT	13
NRST	I/O	RST	-	-	14
PC0	I/O	5T	OTG_HS_ULPI_STP, EVENTOUT	ADC123_IN10	15
PC1	I/O	5T	ETH_MDC, EVENTOUT	ADC123_IN11	16
PC2	I/O	5T	SPI2_MISO, OTG_HS_ULPI_DIR, ETH_MII_TXD2, I2S2ext_SD, EVENTOUT	ADC123_IN12	17
PC3	I/O	5T	SPI2_MOSI, I2S2_SD, OTG_HS_ULPI_NXT, ETH_MII_TX_CLK, EVENTOUT	ADC123_IN13	18
V _{DD}	P	-	-	-	19
V _{SSA}	P	-	-	-	20
V _{REF+}	P	-	-	-	21
V _{DDA}	P	-	-	-	22
PA0-WKUP (PA0)	I/O	5T	USART2_CTS, UART4_TX, ETH_MII_CRS, TMR2_CH1_ETR, TMR5_CH1, TMR8_ETR, EVENTOUT	WKUP, ADC123_IN0	23

名称 (复位后的功能)	类型	结构	复用功能	附加功能	LQFP100
PA1	I/O	5T	USART2_RTS, UART4_RX, ETH_RMII_REF_CLK, ETH_MII_RX_CLK, TMR5_CH2, TMR2_CH2, EVENTOUT	ADC123_IN1	24
PA2	I/O	5T	USART2_TX, TMR5_CH3, TMR9_CH1, TMR2_CH3, ETH_MDIO, EVENTOUT	ADC123_IN2	25
NC	-	-	-	-	26
V _{SS}	P	-	-	-	27
V _{DD}	P	-	-	-	28
PA4	I/O	STDA	SPI1_NSS, SPI3_NSS, USART2_CK, DCI_HSYNC, OTG_HS_SOF, I2S3_WS, EVENTOUT	DAC_OUT1, ADC12_IN4	29
PA5	I/O	STDA	SPI1_SCK, OTG_HS_ULPI_CK, TMR2_CH1_ETR, TMR8_CH1N, EVENTOUT	DAC_OUT2, ADC12_IN5	30
PA6	I/O	5T	SPI1_MISO, TMR8_BKIN, TMR13_CH1, DCI_PIXCLK, TMR3_CH1, TMR1_BKIN, EVENTOUT	ADC12_IN6	31
PA7	I/O	5T	SPI1_MOSI, TMR8_CH1N, TMR14_CH1, TMR3_CH2, ETH_MII_RX_DV,	ADC12_IN7	32

名称 (复位后的功能)	类型	结构	复用功能	附加功能	LQFP100
			TMR1_CH1N, ETH_RMII_CRS_DV, EVENTOUT		
PC4	I/O	5T	ETH_RMII_RX_D0, ETH_MII_RX_D0, EVENTOUT	ADC12_IN14	33
PC5	I/O	5T	ETH_RMII_RX_D1, ETH_MII_RX_D1, EVENTOUT	ADC12_IN15	34
PB0	I/O	5T	TMR3_CH3 TMR8_CH2N, OTG_HS_ULPI_D1, ETH_MII_RXD2, TMR1_CH2N, EVENTOUT	ADC12_IN8	35
PB1	I/O	5T	TMR3_CH4 TMR8_CH3N, OTG_HS_ULPI_D2, ETH_MII_RXD3, TMR1_CH3N, EVENTOUT	ADC12_IN9	36
PB2-BOOT (PB2)	I/O	5T	EVENTOUT	-	37
PE7	I/O	5T	SMC_D4, TMR1_ETR, EVENTOUT	-	38
PE8	I/O	5T	SMC_D5, TMR1_CH1N, EVENTOUT	-	39
PE9	I/O	5T	SMC_D6, TMR1_CH1, EVENTOUT	-	40
PE10	I/O	5T	SMC_D7, TMR1_CH2N, EVENTOUT	-	41
PE11	I/O	5T	SMC_D8, TMR1_CH2, EVENTOUT	-	42
PE12	I/O	5T	SMC_D9, TMR1_CH3N,	-	43

名称 (复位后的功能)	类型	结构	复用功能	附加功能	LQFP100
			EVENTOUT		
PE13	I/O	5T	SMC_D10, TMR1_CH3, EVENTOUT	-	44
PE14	I/O	5T	SMC_D11, TMR1_CH4, EVENTOUT	-	45
PE15	I/O	5T	SMC_D12, TMR1_BKIN, EVENTOUT	-	46
PB10	I/O	5T	SPI2_SCK, I2S2_CK, I2C2_SCL, USART3_TX, OTG_HS_ULPI_D3, ETH_MII_RX_ER, TMR2_CH3, EVENTOUT	-	47
PB11	I/O	5T	I2C2_SDA, USART3_RX, OTG_HS_ULPI_D4, ETH_RMII_TX_EN, ETH_MII_TX_EN, TMR2_CH4, EVENTOUT	-	48
V _{CAP_1}	P	-	-	-	49
V _{DD}	P	-	-	-	50
PB12	I/O	5T	SPI2_NSS, I2S2_WS, I2C2_SMBAL, USART3_CK, TMR1_BKIN, CAN2_RX, OTG_HS_ULPI_D5, ETH_RMII_TXD0, ETH_MII_TXD0, OTG_HS_ID, EVENTOUT	-	51
PB13	I/O	5T	SPI2_SCK, I2S2_CK,	OTG_HS_VBUS	52

名称 (复位后的功能)	类型	结构	复用功能	附加功能	LQFP100
			USART3_CTS, TMR1_CH1N, CAN2_TX, OTG_HS_ULPI_D6, ETH_RMII_TXD1, ETH_MII_TXD1, EVENTOUT		
PB14	I/O	5T	SPI2_MISO, TMR1_CH2N, TMR12_CH1, OTG_HS_DM, USART3_RTS, TMR8_CH2N, I2S2ext_SD, EVENTOUT	-	53
PB15	I/O	5T	SPI2_MOSI, I2S2_SD, TMR1_CH3N, TMR8_CH3N, TMR12_CH2, OTG_HS_DP, EVENTOUT	RTC_REFIN	54
PD8	I/O	5T	SMC_D13, USART3_TX, EVENTOUT	-	55
PD9	I/O	5T	SMC_D14, USART3_RX, EVENTOUT	-	56
VSSQ	P	-	-	-	57
VDDQ	P	-	-	-	58
VSSQ	P	-	-	-	59
VDDQ	P	-	-	-	60
NC	-	-	-	-	61
NC	-	-	-	-	62
PC6	I/O	5T	I2S2_MCK, TMR8_CH1, SDIO_D6, USART6_TX, DCI_D0,	-	63

名称 (复位后的功能)	类型	结构	复用功能	附加功能	LQFP100
			TMR3_CH1, EVENTOUT		
PC7	I/O	5T	I2S3_MCK, TMR8_CH2, SDIO_D7, USART6_RX, DCI_D1, TMR3_CH2, EVENTOUT	-	64
PC8	I/O	5T	TMR8_CH3, SDIO_D0, TMR3_CH3, USART6_CK, DCI_D2, EVENTOUT	-	65
PC9	I/O	5T	I2S_CKIN, MCO2, TMR8_CH4, SDIO_D1, I2C3_SDA, DCI_D3, TMR3_CH4, EVENTOUT	-	66
PA8	I/O	5T	USART1_CK, TMR1_CH1, MCO, I2C3_SCL, OTG_FS_SOF, EVENTOUT	-	67
PA9	I/O	5T	USART1_TX, TMR1_CH2, I2C3_SMBAL, DCI_D0, EVENTOUT	OTG_FS_VBUS	68
PA10	I/O	5T	USART1_RX, TMR1_CH3, OTG_FS_ID, DCI_D1, EVENTOUT	-	69
PA11	I/O	5T	USART1_CTS,	-	70

名称 (复位后的功能)	类型	结构	复用功能	附加功能	LQFP100
			CAN1_RX, TMR1_CH4, OTG_FS_DM, EVENTOUT		
PA12	I/O	5T	USART1_RTS, CAN1_TX, TMR1_ETR, OTG_FS_DP, EVENTOUT	-	71
PA13 (JTMS-SWDIO)	I/O	5T	JTMS-SWDIO, EVENTOUT	PA13	72
V _{CAP_2}	P	-	-	-	73
V _{SS}	P	-	-	-	74
V _{DD}	P	-	-	-	75
PA14 (JTCK/SWCLK)	I/O	5T	JTCK-SWCLK, EVENTOUT	-	76
PA15 (JTDI)	I/O	5T	JTDI, SPI3_NSS, I2S3_WS, TMR2_CH1_ETR, SPI1_NSS, EVENTOUT	-	77
PC10	I/O	5T	SPI3_SCK, I2S3_CK, UART4_TX, SDIO_D2, DCI_D8, USART3_TX, EVENTOUT	-	78
PC11	I/O	5T	UART4_RX, SPI3_MISO, SDIO_D3, DCI_D4, USART3_RX, I2S3ext_SD, EVENTOUT	-	79
PC12	I/O	5T	UART5_TX, SDIO_CK, DCI_D9,	-	80

名称 (复位后的功能)	类型	结构	复用功能	附加功能	LQFP100
			SPI3_MOSI, I2S3_SD, USART3_CK, EVENTOUT		
PD0	I/O	5T	SMC_D2, CAN1_RX, EVENTOUT	-	81
PD1	I/O	5T	SMC_D3, CAN1_TX, EVENTOUT	-	82
PD2	I/O	5T	TMR3_ETR, UART5_RX, SDIO_CMD, DCI_D11, EVENTOUT	-	83
PD3	I/O	5T	SMC_CLK, USART2_CTS, EVENTOUT	-	84
PD4	I/O	5T	SMC_NOE, USART2_RTS, EVENTOUT	-	85
PD5	I/O	5T	SMC_NWE, USART2_TX, EVENTOUT	-	86
PD6	I/O	5T	SMC_NWAIT, USART2_RX, EVENTOUT	-	87
PD7	I/O	5T	SMC_NE1, SMC_NCE2, USART2_CK, EVENTOUT	-	88
PB3 (JTDO/TRACESWO)	I/O	5T	JTDO, TRACESWO, SPI3_SCK, I2S3_CK, TMR2_CH2, SPI1_SCK, EVENTOUT	-	89
PB4 (NJTRST)	I/O	5T	NJTRST, SPI3_MISO,	-	90

名称 (复位后的功能)	类型	结构	复用功能	附加功能	LQFP100
			TMR3_CH1, SPI1_MISO, I2S3ext_SD, EVENTOUT		
PB5	I/O	-	I2C1_SMBAL, CAN2_RX, OTG_HS_ULPI_D7, ETH_PPS_OUT, TMR3_CH2, SPI1_MOSI, SPI3_MOSI, DCI_D10, I2S3_SD, EVENTOUT	-	91
PB6	I/O	5T	I2C1_SCL, TMR4_CH1, CAN2_TX, DCI_D5, USART1_TX, EVENTOUT	-	92
PB7	I/O	5T	I2C1_SDA, SMC_NL, DCI_VSYNC, USART1_RX, TMR4_CH2, EVENTOUT	-	93
BOOT0	I	B	-	V _{PP}	94
PB8	I/O	5T	TMR4_CH3, SDIO_D4, TMR10_CH1, DCI_D6, ETH_MII_TXD3, I2C1_SCL, CAN1_RX, EVENTOUT	-	95
PB9	I/O	5T	SPI2_NSS, I2S2_WS, TMR4_CH4, TMR11_CH1, SDIO_D5,	-	96

名称 (复位后的功能)	类型	结构	复用功能	附加功能	LQFP100
			DCI_D7, I2C1_SDA, CAN1_TX, EVENTOUT		
PE0	I/O	5T	TMR4_ETR, SMC_NBL0, DCI_D2, EVENTOUT	-	97
PE1	I/O	5T	SMC_NBL1, DCI_D3, EVENTOUT	-	98
V _{DD}	P	-	-	-	100

注:

(2022) PC13、PC14 和 PC15 通过电源开关供电。由于开关仅吸收有限的电流(3 毫安)，因此在输出模式下 GPIO 的 PC13 至 PC15 的使用受到限制:

- ① 大负载为 30pF 时，速度不应超过 2MHz;
- ② 不用作电流源(例如驱动发光二极管)。

3.3 GPIO 复用功能配置

表格 4 GPIOA 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PA0	-	TMR2_CH1_ETR	TMR5_CH1	TMR8_ETR	-	-	-	USART2_CTS	UART4_TX	-	-	ETH_MII_CRS	-	-	-	EVENTOUT
PA1	-	TMR2_CH2	TMR5_CH2	-	-	-	-	USART2_RTS	UART4_RX	-	-	ETH_MII_RX_CLK ETH_RMII_REF_CLK	-	-	-	EVENTOUT
PA2	-	TMR2_CH3	TMR5_CH3	TMR9_CH1	-	-	-	USART2_TX	-	-	-	ETH_MDIO	-	-	-	EVENTOUT
PA4	-	-	-	-	-	SPI1_NSS	SPI3_NSS I2S3_WS	USART2_CK	-	-	-	-	OTG_HS_SOF	DCI_HSYNC	-	EVENTOUT
PA5	-	TMR2_CH1_ETR		TMR8_CH1N	-	SPI1_SCK	-	-	-		OTG_HS_ULPI_CK	-	-	-	-	EVENTOUT
PA6	-	TMR1_BKIN	TMR3_CH1	TMR8_BKIN	-	SPI1_MISO	-	-	-	TMR13_CH1	-	-	-	DCI_PIXCK	-	EVENTOUT
PA7	-	TMR1_CH1N	TMR3_CH2	TMR8_CH1N	-	SPI1_MOSI	-	-	-	TMR14_CH1	-	ETH_MII_RX_DV ETH_RMII_CRS_DV	-	-	-	EVENTOUT
PA8	MCO1	TMR1_CH1	-	-	I2C3_SCL	-	-	USART1_CK	-	-	OTG_FS_SOF	-	-	-	-	EVENTOUT
PA9	-	TMR1_CH2	-	-	I2C3_SMBA	-	-	USART1_TX	-	-	-	-	-	DCI_D0	-	EVENTOUT
PA10	-	TMR1_CH3	-	-	-	-	-	USART1_RX	-	-	OTG_FS_ID	-	-	DCI_D1	-	EVENTOUT
PA11	-	TMR1_CH4	-	-	-	-	-	USART1_CTS	-	CAN1_RX	OTG_FS_DM	-	-	-	-	EVENTOUT
PA12	-	TMR1_ETR	-	-	-	-	-	USART1_RTS	-	CAN1_TX	OTG_FS_DP	-	-	-	-	EVENTOUT
PA13	JTMS_SWDIO	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTOUT
PA14	JTCK_SWCLK	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTOUT
PA15	JTDI	TMR2_CH1 TMR2_ETR	-	-	-	SPI1_NSS	SPI3_NSS I2C3_WS	-	-	-	-	-	-	-	-	EVENTOUT

表格 5 GPIOB 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PB0	-	TMR1_CH2N	TMR3_CH3	TMR8_CH2N	-	-	-	-	-	-	OTG_HS_ULPI_D1	ETH_MII_RXD2	-	-	-	EVENTOUT
PB1	-	TMR1_CH3N	TMR3_CH4	TMR8_CH3N	-	-	-	-	-	-	OTG_HS_ULPI_D2	ETH_MII_RXD3	-	-	-	EVENTOUT
PB2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTOUT
PB3	JTDO/TRACESW	TMR2_CH2	-	-	-	SPI1_SCK	SPI3_SCK I2S3_CK	-	-	-	-	-	-	-	-	EVENTOUT
PB4	NJTRST	-	TMR3_CH1	-	-	SPI1_MISO	SPI3_MISO	I2S3ext_SD	-	-	-	-	-	-	-	EVENTOUT
PB5	-	-	TMR3_CH2	-	I2C1_SMBA	SPI1_MOSI	SPI3_MOSII2S3_SD	-	-	CAN2_RX	OTG_HS_ULPI_D7	ETH_PPS_OUT	-	DCI_D10	-	EVENTOUT
PB6	-	-	TMR4_CH1	-	I2C1_SCL	-	-	USART1_TX	-	CAN2_TX	-	-	-	DCI_D5	-	EVENTOUT
PB7	-	-	TMR4_CH2	-	I2C1_SDA	-	-	USART1_RX	-	-	-	-	SMC_NL	DCI_VSYNCP	-	EVENTOUT
PB8	-	-	TMR4_CH3	TMR10_CH1	I2C1_SCL	-	-	-	-	CAN1_RX	-	ETH_MII_TXD3	SDIO_D4	DCI_D6	-	EVENTOUT
PB9	-	-	TMR4_CH4	TMR11_CH1	I2C1_SDA	SPI2_NSS I2S2_WS	-	-	-	CAN1_TX	-	-	SDIO_D5	DCI_D7	-	EVENTOUT
PB10	-	TMR2_CH3	-	-	I2C2_SCL	SPI2_SCK I2S2_CK	-	USART3_TX	-	-	OTG_HS_ULPI_D3	ETH_MII_RX_ER	-	-	-	EVENTOUT
PB11	-	TMR2_CH4	-	-	I2C2_SDA	-	-	USART3_RX	-	-	OTG_HS_ULPI_D4	ETH_MII_TX_EN ETH _RMII_TX_EN	-	-	-	EVENTOUT
PB12	-	TMR1_BKIN	-	-	I2C2_SMBA	SPI2_NSS I2S2_WS	-	USART3_CK	-	CAN2_RX	OTG_HS_ULPI_D5	ETH_RMII_TXD0 ETH_MII_TXD0	OTG_HS_ID	-	-	EVENTOUT
PB13	-	TMR1_CH1N	-	-	-	SPI2_SCK I2S2_CK	-	USART3_CTS	-	CAN2_TX	OTG_HS_ULPI_D6	ETH_RMII_TXD1 ETH_MII_TXD1	-	-	-	EVENTOUT
PB14	-	TMR1_CH2N	-	TMR8_CH2N	-	SPI2_MISO	I2S2ext_SD	USART3_RTS	-	TMR12_CH1	-	-	OTG_HS_DM	-	-	EVENTOUT
PB15	RTC_REFIN	TMR1_CH3N	-	TMR8_CH3N	-	SPI2_MOSII2S2_SD	-	-	-	TMR12_CH2	-	-	OTG_HS_DP	-	-	EVENTOUT

表格 6 GPIOC 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PC0	-	-	-	-	-	-	-	-	-	-	OTG_HS_ULPI-STP	-	-	-	-	EVENTOUT
PC1	-	-	-	-	-	-	-	-	-	-	-	ETH_MDC	-	-	-	EVENTOUT
PC2	-	-	-	-	-	SPI2_MISO	I2S2ext_SD	-	-	-	OTG_HS_ULPI-DIR	ETH_MII_TXD2	-	-	-	EVENTOUT
PC3	-	-	-	-	-	SPI2_MOSI	I2S2_SD	-	-	-	OTG_HS_ULPI-NXT	ETH_MII_TX_CLK	-	-	-	EVENTOUT
PC4	-	-	-	-	-	-	-	-	-	-	-	ETH_MII_RXD0 ETH_RMII_RXD0	-	-	-	EVENTOUT
PC5	-	-	-	-	-	-	-	-	-	-	-	ETH_MII_RXD1 ETH_RMII_RXD1	-	-	-	EVENTOUT
PC6	-	-	TMR3_CH1	TMR8_CH1	-	I2S2_MCK	-	-	USART6_TX	-	-	-	SDIO_D6	DCI_D0	-	EVENTOUT
PC7	-	-	TMR3_CH2	TMR8_CH2	-	-	I2S3_MCK	-	USART6_RX	-	-	-	SDIO_D7	DCI_D1	-	EVENTOUT
PC8	-	-	TMR3_CH3	TMR8_CH3	-	-	-	-	USART6_CK	-	-	-	SDIO_D0	DCI_D2	-	EVENTOUT
PC9	MCO2	-	TMR3_CH4	TMR8_CH4	I2C3_SDA	I2S_CKIN	-	-	-	-	-	-	SDIO_D1	DCI_D3	-	EVENTOUT
PC10	-	-	-	-	-	-	SPI3_SCK/ I2S3_CK	USART3_TX/ UART4_TX	-	-	-	-	SDIO_D2	DCI_D8	-	EVENTOUT
PC11	-	-	-	-	-	I2S3ext_SD	SPI3_MISO/ I2S3_SD	USART3_RX/ UART4_RX	-	-	-	-	SDIO_D3	DCI_D4	-	EVENTOUT
PC12	-	-	-	-	-	-	SPI3_MOSI/ I2S3_SD	USART3_CK/ UART5_TX	-	-	-	-	SDIO_CK	DCI_D9	-	EVENTOUT
PC13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTOUT
PC14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTOUT
PC15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTOUT

表格 7 GPIOD 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PD0	-	-	-	-	-	-	-	-	-	CAN1_RX	-	-	SMC_D2	-	-	EVENTOUT
PD1	-	-	-	-	-	-	-	-	-	CAN1_TX	-	-	SMC_D3	-	-	EVENTOUT
PD2	-	-	TMR3_ETR	-	-	-	-	-	UART5_RX	-	-	-	SDIO_CMD	DCI_D11	-	EVENTOUT
PD3	-	-	-	-	-	-	-	USART2_CTS	-	-	-	-	SMC_CLK	-	-	EVENTOUT
PD4	-	-	-	-	-	-	-	USART2_RTS	-	-	-	-	SMC_NOE	-	-	EVENTOUT
PD5	-	-	-	-	-	-	-	USART2_TX	-	-	-	-	SMC_NWE	-	-	EVENTOUT
PD6	-	-	-	-	-	-	-	USART2_RX	-	-	-	-	SMC_NWAIT	-	-	EVENTOUT
PD7	-	-	-	-	-	-	-	USART2_CK	-	-	-	-	SMC_NE1/SMC_NCE2	-	-	EVENTOUT
PD8	-	-	-	-	-	-	-	USART3_TX	-	-	-	-	SMC_D13	-	-	EVENTOUT
PD9	-	-	-	-	-	-	-	USART3_RX	-	-	-	-	SMC_D14	-	-	EVENTOUT
PD10	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
PD11	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
PD12	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
PD13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
PD14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
PD15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

表格 8 GPIOE 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PE0	-	-	TMR4_ETR	-	-	-	-	-	-	-	-	-	SMC_NBL0	DCI_D2	-	EVENTOUT
PE1	-	-	-	-	-	-	-	-	-	-	-	-	SMC_NBL1	DCI_D3	-	EVENTOUT
PE2	TRACECLK	-	-	-	-	-	-	-	-	-	-	ETH_MII_TXD3	SMC_A23	-	-	EVENTOUT
PE3	TRACED0	-	-	-	-	-	-	-	-	-	-	-	SMC_A19	-	-	EVENTOUT
PE4	TRACED1	-	-	-	-	-	-	-	-	-	-	-	SMC_A20	DCI_D4	-	EVENTOUT
PE5	TRACED2	-	-	TMR9_CH1	-	-	-	-	-	-	-	-	SMC_A21	DCI_D6	-	EVENTOUT
PE6	TRACED3	-	-	TMR9_CH2	-	-	-	-	-	-	-	-	SMC_A22	DCI_D7	-	EVENTOUT
PE7	-	TMR1_ETR	-	-	-	-	-	-	-	-	-	-	SMC_D4	-	-	EVENTOUT
PE8	-	TMR1_CH1N	-	-	-	-	-	-	-	-	-	-	SMC_D5	-	-	EVENTOUT
PE9	-	TMR1_CH1	-	-	-	-	-	-	-	-	-	-	SMC_D6	-	-	EVENTOUT
PE10	-	TMR1_CH2N	-	-	-	-	-	-	-	-	-	-	SMC_D7	-	-	EVENTOUT
PE11	-	TMR1_CH2	-	-	-	-	-	-	-	-	-	-	SMC_D8	-	-	EVENTOUT
PE12	-	TMR1_CH3N	-	-	-	-	-	-	-	-	-	-	SMC_D9	-	-	EVENTOUT
PE13	-	TMR1_CH3	-	-	-	-	-	-	-	-	-	-	SMC_D10	-	-	EVENTOUT
PE14	-	TMR1_CH4	-	-	-	-	-	-	-	-	-	-	SMC_D11	-	-	EVENTOUT
PE15	-	TMR1_BKIN	-	-	-	-	-	-	-	-	-	-	SMC_D12	-	-	EVENTOUT

表格 9 GPIOF 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PF0	-	-	-	-	I2C2_SDA	-	-	-	-	-	-	-	SMC_A0	-	-	EVENTOUT
PF1	-	-	-	-	I2C2_SCL	-	-	-	-	-	-	-	SMC_A1	-	-	EVENTOUT
PF2	-	-	-	-	I2C2_SMBA	-	-	-	-	-	-	-	SMC_A2	-	-	EVENTOUT
PF3	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A3	-	-	EVENTOUT
PF4	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A4	-	-	EVENTOUT
PF5	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A5	-	-	EVENTOUT
PF6	-	-	-	TMR10_CH1	-	-	-	-	-	-	-	-	SMC_NIORD DMC_A4	-	-	EVENTOUT
PF7	-	-	-	TMR11_CH1	-	-	-	-	-	-	-	-	SMC_NREG	-	-	EVENTOUT
PF8	-	-	-	-	-	-	-	-	-	TMR13_CH1	-	-	SMC_NIOWR	-	-	EVENTOUT
PF9	-	-	-	-	-	-	-	-	-	TMR14_CH1	-	-	SMC_CD	-	-	EVENTOUT
PF10	-	-	-	-	-	-	-	-	-	-	-	-	SMC_INTR	-	-	EVENTOUT
PF11	-	-	-	-	-	-	-	-	-	-	-	-	-	DCI_D12	-	EVENTOUT
PF12	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A6	-	-	EVENTOUT
PF13	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A7	-	-	EVENTOUT
PF14	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A8	-	-	EVENTOUT
PF15	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A9	-	-	EVENTOUT

表格 10 GPIOG 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PG0	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A10	-	-	EVENTOUT
PG1	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A11	-	-	EVENTOUT
PG2	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A12	-	-	EVENTOUT
PG3	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A13	-	-	EVENTOUT
PG4	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A14	-	-	EVENTOUT
PG5	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A15	-	-	EVENTOUT
PG6	-	-	-	-	-	-	-	-	-	-	-	-	SMC_INT2	-	-	EVENTOUT
PG7	-	-	-	-	-	-	-	-	USART6_CK	-	-	-	SMC_INT3	-	-	EVENTOUT
PG8	-	-	-	-	-	-	-	-	USART6_RTS	-	-	ETH_PPS_OUT		-	-	EVENTOUT
PG9	-	-	-	-	-	-	-	-	USART6_RX	-	-	-	SMC_NE2/SMC_NCE3	-	-	EVENTOUT
PG10	-	-	-	-	-	-	-	-		-	-	-	SMC_NCE4_1/SMC_NE3	-	-	EVENTOUT
PG11	-	-	-	-	-	-	-	-		-	-	ETH_MII_TX_EN ETH_RMII_TX_EN	SMC_NCE4_2	-	-	EVENTOUT
PG12	-	-	-	-	-	-	-	-	USART6_RTS	-	-	-	SMC_NE4	-	-	EVENTOUT
PG13	-	-	-	-	-	-	-	-	USART6_CTS	-	-	ETH_MII_TXD0 ETH_RMII_TXD0	SMC_A24	-	-	EVENTOUT
PG14	-	-	-	-	-	-	-	-	USART6_TX	-	-	ETH_MII_TXD1 ETH_RMII_TXD1	SMC_A25	-	-	EVENTOUT
PG15	-	-	-	-	-	-	-	-	USART6_CTS	-	-	-	-	DCI_D13	-	EVENTOUT


4 功能描述

本章主要介绍 TLX32F407VGT6S 系列产品系统架构、中断、片上存储器、时钟、电源、外设特点，有关 Arm® Cortex®-M4F 内核的相关信息，请参考 Arm® Cortex®-M4F 技术参考手册，该手册可以在 Arm 公司的网站下载。

4.1 系统架构


4.1.1 系统框图

图 2 TLX32F407VGT6S 系统框图



4.1.2 地址映射

图 3 TLX32F407VGT6S 系列地址映射图



4.1.3 启动配置

启动时，用户可设置 Boot 引脚的高低电平选择以下三种启动模式中的一种：

- 从主存储器启动
- 从 BootLoader 启动
- 从内置 SRAM 启动

若从 BootLoader 启动，用户可使用串口接口重新编程用户 Flash。

4.2 内核

TLX32F407VGT6S 的内核是带有 FPU 计算单元的 Arm® Cortex®-M4F，基于该平台开发成本低、功耗低，可提供优良的计算性能和先进的系统中断响应，兼容所有 Arm 工具和软件。

4.3 中断控制器

4.3.1 嵌套的向量式中断控制器(NVIC)

内置 1 个嵌套向量中断控制器（NVIC），NVIC 能够处理多达 82 个可屏蔽中断通道（不包括 16 个 Cortex®-M4F 的中断线）和 8 个优先级；可直接向内核传递中断向量入口地址，从而达到低延迟的中断响应处理能优先处理晚到的较高优先级中断。

4.3.2 外部中断/事件控制器(EINT)

外部中断/事件控制器有 23 个边沿检测器，每个检测器包含边沿检测电路、中断/事件请求产生电路；每个检测器可配置为上升沿触发、下降沿、双边沿触发，也能够单独屏蔽；最多 75 个 GPIO 可连接到 16 个外部中断线。

4.4 片上存储器

片上存储器包括主存储区、SRAM、信息块，其中信息块包括系统存储区、选项字节，系统存储区存放 BootLoader、96 位唯一设备 ID、主存储区容量信息；系统存储区出厂时已写入程序，不可擦写。

表格 11 片上存储区

存储器	最大容量	功能
主存储区	1MB	存放用户程序和数据
SRAM	192 KB（系统）+4KB（备份）	CPU 能以 0 等待周期访问（读/写）
系统存储区	30KB	存放 BootLoader、96 位唯一设备 ID、主存储区容量信息
选项字节	16Bytes	配置主存储区读写保护、MCU 工作方式
SDRAM	2MB	存储大量临时数据，可以对数据进行缓存和读取操作

4.4.1 静态存储控制器（SMC）

TLX32F407VGT6S 系列集成了 SMC 模块，由 SMC（静态存储控制器）组成，支持 PC 卡、

SRAM、PSRAM、NorFlash 和 NandFlash。

功能介绍：

- 可经过逻辑或连到 NVIC 单元
- 写 FIFO
- 代码可以在除 NAND 闪存和 PC 卡外的片外存储器运行
- 与 LCD 连接

4.4.2 液晶显示器并行接口（LCD）


SMC 可以配置成与多数图形 LCD 控制器的无缝连接，它支持 Intel 8080 和 Motorola 6800 的模式，并能够灵活地与特定的 LCD 接口。使用这个 LCD 并行接口可以很方便地构建简易的图形应用环境，或使用专用加速控制器的高性能方案。

4.5 时钟

4.5.1 时钟树

TLX32F407VGT6S 的时钟树见下图：

图 4 TLX32F407VGT6S 时钟树



4.5.2 时钟源

时钟源按速度分为高速时钟、低速时钟，高速时钟有 HSICLK、HSECLK，低速时钟有 LSECLK、LSICLK；另外，有些模块会有额外的时钟源引脚，通过外部电路获得需要的时钟频率。

4.5.3 系统时钟

可选择 HSICLK、PLLCLK、HSECLK 作为系统时钟，PLLCLK 的时钟源可选择 HSICLK、HSECLK 中的一种，配置 PLL 的倍频系数、分频系数可获得所需系统时钟。

产品复位启动时，默认选择 HSICLK 作为系统时钟，之后用户可自行选择上述时钟源中的一种作为系统时钟。当检测到 HSECLK 失效时，系统将自动地切换回 HSICLK，如果使能了中断，软件可以接收到相应的中断。

4.5.4 总线时钟

内置 AHB、APB1、APB2 总线，AHB 的时钟源是 SYSCLK，APB1、APB2 的时钟源是 HCLK；配置分频系数可获得所需的时钟，AHB 最高频率为 168MHz，APB2 的最高频率为 84MHz，APB1 的最高频率是 42MHz。

4.5.5 锁相环

TLX32F407VGT6S 系列有两个锁相环，一个是主 PLL（PLL1），一个是专门为 I2S 提供特定时钟频率的 PLL（PLL2）。它们都需要通过配置参数产生不同时钟频率，具体参数和配置寄存器请参见用户手册。

4.6 电源与电源管理

4.6.1 电源方案

表格 12 电源方案

名称	电压范围	说明
V _{DD}	1.8~3.6V	通过 V _{DD} 引脚给 I/O（具体 IO 见引脚分布图）、内部调压器供电。
V _{DDA} /V _{SSA}	1.8~3.6V	为 ADC、DAC、复位模块、RC 振荡器和 PLL 的模拟部分供电；使用 ADC 或 DAC 时，V _{DDA} 和 V _{SSA} 必须分别连接到 V _{DD} 和 V _{SS} 。
V _{BAT}	1.8~3.6V	当关闭 V _{DD} 时，通过内部电源切换器，为 RTC、外部 32KHz 振荡器和后备寄存器供电。

4.6.2 调压器

表格 13 调压器工作模式

名称	说明
主模式（MR）	用于运行模式
低功耗模式（LPR）	用于停机模式
掉电模式	用于待机模式，此时调压器高阻输出，内核电路掉电，调压器功耗为零，寄存器和 SRAM 的数据会全部丢失。

注：调压器在复位后始终处于工作状态，在掉电模式下高阻输出。

4.6.3 电源电压监控器

产品内部集成了上电复位（POR）、掉电复位（PDR）和欠压复位（BOR）电路。这三种电路始终处于工作状态。当掉电复位电路监测到电源电压低于规定的阈值（ $V_{POR/PDR}$ ）时，即使外部复位电路，系统保持复位状态。

该产品内置能够监测 V_{DD} 并将其与 V_{PVD} 阈值比较的可编程电源电压监控器（PVD），当 V_{DD} 在 V_{PVD} 阈值范围外且中断使能时会产生中断，可通过中断服务程序将 MCU 设置成安全状态。

4.7 低功耗模式

TLX32F407VGT6S 支持睡眠、停机、待机三种低功耗模式，这三种模式在功耗、唤醒时间长短、唤醒方式存在差异，可依据实际应用需求选择低功耗模式。

表格 14 低功耗模式

模式	说明
睡眠模式	内核停止工作，所有外设处于工作状态，可通过中断/事件唤醒
停机模式	在 SRAM 和寄存器数据不丢失的情况下，停机模式可达到最低的功耗； 内部 1.3V 供电模块的时钟都会停止，HSECLK 晶体谐振器、HSICLK、PLL 被禁止，调压器可配置普通模式或低功耗模式； 任何外部中断线可唤醒 MCU，外部中断线包括 16 个外部中断线之一、PVD 输出、RTC、USB_OTG。
待机模式	该模式功耗最低； 内部调压器被关闭，所有 1.3V 供电模块掉电，HSECLK 晶体谐振器、HSICLK 时钟关闭，SRAM 和寄存器的数据消失，RTC 区域、后备寄存器内容仍然保留，待机电路仍工作； NRST 上的外部复位信号、IWDG 复位、WKUP 引脚上的上升边沿或 RTC 的事件都会唤醒 MCU 退出待机模式。

4.8 DMA

内置 2 个 DMA，共 16 个数据流。每个数据流对应 8 个通道，但每个数据流同一时刻只能使用 1 个通道。支持 DMA 请求的外设有：ADC、SPI、USART、I2C、TMRx。可配置 4 级 DMA 通道优先级。支持“存储器→存储器、存储器→外设、外设→存储器”数据传输（存储器包括 Flash、SRAM、SDRAM）。

4.9 GPIO

GPIO 可以配置为通用输入、通用输出、复用功能、模拟输入输出。通用输入可以配置成浮空输入、上拉输入、下拉输入，通用输出可以配置成推挽输出、开漏输出，复用功能可以用于数字外设，模拟输入输出可以用于模拟外设以及低功耗模式；可以配置使能/禁止上拉/下拉电阻；可以配置 2MHz、10MHz、50MHz 的速度，速度越大，功耗、噪声也会越大。

4.10 通信外设

4.10.1 USART/UART

该芯片内置多达 6 个通用同步/异步收发器，USART1/6 接口通信速率可达 10.5Mbit/s，其它 USART/UART 的通信速率可达 5.25Mbit/s，所有 USART/UART 可配置波特率、奇偶校验位、停止位、数据位长度，都可以支持 DMA。各个 USART/UART 功能差异如下表：

表格 15 USART/UART 功能差异

USART 模式/功能	USART1	USART2	USART3	UART4	UART5	USART6
调制解调器的硬件流控制	√	√	√	—	—	√
智能卡模式	√	√	√	—	—	√
IrDA SIR 编码解码器功能	√	√	√	√	√	√
LIN 模式	√	√	√	√	√	√
标准特性	√	√	√	√	√	√
SPI 主机	√	√	√	—	—	√
16 倍过采样下的最大波特率（Mbit/s）	5.25	2.62	2.62	2.62	2.62	5.25
8 倍过采样下的最大波特率（Mbit/s）	10.5	5.25	5.25	5.25	5.25	10.5
APB 映射	APB2	APB1	APB1	APB1	APB1	APB2

注：√=支持。

4.10.2 I2C

内置 I2C1/2/3 总线接口，均可工作于多主模式或从模式，支持 7 位或 10 位寻址，7 位从模式时支持双从地址寻址，通信速率支持标准模式（最高 100kbit/s）、快速模式（最高 400kbit/s）；内置了硬件 CRC 发生器/校验器；它们可以使用 DMA 操作并支持 SMBus 总线 2.0 版/PMBus 总线。

4.10.3 SPI/I2S

内置 3 个 SPI，在主模式、从模式下均支持全双工、半双工通信，可使用 DMA 控制器，可配置每帧 4~16 位，3 个 SPI 的最高通信速率分别为 42Mbit/s，21Mbit/s，21Mbit/s。

内置 2 个 I2S（分别与 SPI2、SPI3 复用），支持主模式、从模式半双工通信，支持同步传输，可配置 16 位或 32 位分辨率的 16 位、24 位、32 位数据传输，音频采样率可配置的范围是 8kHz~192kHz；当一个或者两个 I2S 接口配置为主模式，其主时钟可以以 256 倍采样频率输出给外部的 DAC 或解码器（CODEC）。

4.10.4 CAN

内置 2 个 CAN，兼容 2.0A 和 2.0B（主动）规范，通信速率最高可达 1Mbit/s。它可以接收和发送 11 位标识符的标准帧，也可以接收和发送 29 位标识符的扩展帧。具有 3 个发送邮箱和 2 个接收 FIFO，3 级 14 个可调节的滤波器。

4.10.5 USB_OTG

产品内嵌三个 USB 控制器，一个 OTG_FS 和两个 OTG_HS，都可同时支持主机和从机功能，符合 USB 2.0 规范的 On-The-Go 补充标准，也可配置为“仅主机”或“仅从机”模式，完全符合 USB 2.0 规范，OTG_FS 时钟（48MHz）由特定的 PLL 输出，OTG_HS 时钟（60MHz）由外部 PHY 提供。

4.10.6 Ethernet

提供一个兼容 IEEE-802.3-2002 的 MAC，用于通过 MII 或 RMII 进行以太网局域网通信。本型号需要一个 PHY 连接到物理 LAN 总线。PHY 连接到 MII 端口，使用 17 个信号用于 MII 或 9 个信号用于 RMII，并且可以使用来自内核的 25MHz 时钟(MII)。

4.10.7 SDIO

安全数字输入/输出接口能够连接 SD 卡，SD I/O 卡，多媒体卡（MMC）和 CE-ATA 卡主机接口，提供 AHB 系统总线与 SD 存储卡、SD I/O 卡、MMC 和 CE-ATA 设备之间的数据传输。

4.11 模拟外设

4.11.1 ADC

内置 3 个 ADC，精度为 12 位，每个 ADC 最多有 21 个外部通道和 3 个内部通道，内部通道分别测量温度传感器电压、参考电压和备份电压。各通道 A/D 转换模式有单次、连续、扫描或间断，ADC 转换结果可以左对齐或右对齐存储在 16 位数据寄存器中；支持模拟看门狗，支持 DMA。

4.11.1.1 温度传感器

内置 1 个温度传感器（Tsensor），内部连接 ADC_IN16 通道，传感器产生的电压随着温度线性变化，可通过 ADC 获取转换的电压值换算成温度。

4.11.1.2 内部参考电压

内置参考电压 V_{REFINT}，内部连接 ADC_IN17 通道，可通过 ADC 获取该 V_{REFINT}；V_{REFINT} 为 ADC 提供稳定的电压输出。

4.11.2 DAC

内置 2 个 12 位 DAC，每个 DAC 对应一个输出通道，可配置为 8 位、12 位模式，支持 DMA 功能，波形产生支持噪声波、三角波，转换方式支持单独或同时转换，触发方式支持外部信号触发、内部定时器更新触发。

4.12 定时器

内置 2 个 16 位高级定时器（TMR1/8）、8 个 16 位通用定时器（TMR3/4/9/10/11/12/13/14）、2 个 32 位通用定时器（TMR2/5）、2 个 16 位基本定时器（TMR6/7）、1 个独立看门狗定时器、1 个窗口看门狗定时器和 1 个系统滴答定时器。

看门狗定时器可以用来检测程序是否正常运行。

系统滴答定时器内核的外设，具有自动重装载功能，当计数器为 0 时能产生一个可屏蔽系统中

断，可以用于实时操作系统和普通延时。

表格 16 高级/通用/基本和系统滴答定时器功能比较

定时器类型	系统滴答定时器	基本定时器	通用定时器		高级定时器
定时器名称	Sys Tick Timer	TMR6/7	TMR2/5	TMR3/4/9/10/11/12/13/14	TMR1/8
计数器分辨率	24 位	16 位	32 位	16 位	16 位
计数器类型	向下	向上	向上，向下，向上/下		向上，向下，向上/下
预分频系数	-	1~65536 间任意整数	1~65536 间任意整数		1~65536 间任意整数
产生 DMA 请求	-	可以	可以		可以
捕获/比较通道	-	-	4		4
互补输出	-	没有	没有		有
引脚特性	-	-	1 路外部触发信号输入引脚； 4 路非互补通道引脚。		1 路外部触发信号输入引脚； 1 路刹车输入信号引脚； 3 对互补通道引脚； 1 路非互补通道引脚。
功能说明	专用于实时操作系统。 具有自动重加载功能。 当计数器为 0 时能产生一个可屏蔽系统中断。 可编程时钟源。	用于产生 DAC 触发信号。 可以作为 16 位通用型时基计数器。	提供同步或事件链接功能。 在调试模式下，计数器可以被冻结。 可用于产生 PWM 输出。 每个定时器都有独立的 DMA 请求机制。 可以处理增量编码器的信号。		具有带死区插入的互补 PWM 输出。 配置为 16 位标准定时器时，它与 TMRx 定时器具有相同的功能。 配置为 16 位 PWM 发生器时，它具有全调制能力(0~100%)。 在调试模式下，计数器可以被冻结，同时 PWM 输出被禁止。 提供同步或事件链接功能。

表格 17 IWDG 和 WWDG 功能比较

名称	计数器分辨率	计数器类型	预分频系数	功能说明
独立看门狗	12 位	向下	1~256 之间的任意整数	由一个内部独立的 28KHz 的 RC 振荡器提供时钟；因为这个 RC 振荡器独立于主时钟，所以它可运行于停机和待机模式。 在发生问题时可复位整个系统。 可以作为一个自由定时器为应用程序提供超时管理。 通过选项字节可以配置成是软件或硬件启动看门狗。 在调试模式下，计数器可以被冻结。

名称	计数器分辨率	计数器类型	预分频系数	功能说明
窗口看门狗	7 位	向下	-	可以设置成自由运行。 在发生问题时可复位整个系统。 由主时钟驱动，具有早期预警中断功能； 在调试模式下，计数器可以被冻结。

4.13 RTC

内置 1 个 RTC，引脚有 LSECLK 信号输入引脚（OS32_IN、OS32_OUT）、2 个 TAMP 输入信号检测引脚（RTC_TAMP1/2）；时钟源可选择外部 32.768kHz 的外部晶振、谐振器或振荡器、LSICLK、HSECLK/128；默认由 V_{DD} 供电，当 V_{DD} 断电时，可自动切换至 V_{BAT} 供电，RTC 配置及时间数据不丢失；产生系统复位、软件复位、电源复位时，RTC 配置及时间数据不丢失；支持闹钟、日历功能。

4.13.1 备份域

内置 4KB 的备份 SRAM，20 个备份寄存器，默认由 V_{DD} 供电，当 V_{DD} 断电时，可自动切换至 V_{BAT} 供电，备份寄存器数据不丢失；产生系统复位、软件复位、电源复位时，备份寄存器数据不丢失。

4.14 RNG

嵌入一个 RNG，提供由集成模拟生成的 32 位随机数。

4.15 DCI

DCI 用于接收来自 CMOS 摄像头的高速数据流，它支持不同的数据格式，适用于黑白摄像头、X24 摄像头等。

4.16 CRC

内置 1 个 CRC（循环冗余校验）计算单元，可产生 CRC 码，可操作 8 位、16 位、32 位数据。

4.17 加密算法

4.17.1 BN

BN 模块是 RSA 和 ECC 算法的低成本加速器，它实现了有限域上几乎所有的大数目运算和魏尔斯特拉斯方程定义的具有 K 不等于 2 或 3 特征 p 的椭圆曲线上的点运算。RSA 加密解密采用了模幂法(MEXP)。椭圆曲线点乘法(ECPM)、点加法(ECPA)和点验证(ECPV)是针对 ECC 密码体制，如 SM2。在 RSA 中生成公钥，在 SM2 中生成内部参数，实现了模块化反转(MINV)。对质数生成过程中的数进行了 Rabin-Miller 质数检验。还支持模加(MADD)、模减(MSUB)、模乘(MMUL)、加(ADD)、减(SUB)和最有效位检测(MSBD)。目前还支持预合成用户定义的可配置防御对策。

4.17.2 SM3

SM3_H 是一种支持 AHB 接口的高性能 IP 核，广泛应用于数字签名和消息认证。SM3 是我国政府采用的加密哈希函数标准。哈希函数是一个迭代的单向函数，它可以处理消息以产生一个被称为消息摘要的浓缩表示。

4.17.3 SM4

SM4_H 是一种支持 AHB 接口的高性能 IP 核，是 2006 年 1 月发布的一种对称加密算法，在中国无线局域网 WAPI(有线认证和隐私基础设施)中得到了广泛应用。该 IP 核实现 SM4 标准算法，支持 ECB 和 CBC 模式的加解密。SM4 算法是一种 128 位输入数据和密钥的对称分组密码。为了提高操作速度，数据路径模块采用 8 个 s 盒同时进行加解密操作和密钥扩展，完成一轮加解密操作只需 32 个周期。

5 电气特性

5.1 电气特性测试条件

5.1.1 最大值和最小值

除非特别说明，所有产品是在 $T_A=25^{\circ}\text{C}$ 下在生产线上进行测试的。其最大和最小值可支持所定最恶劣的环境温度、供电电压和时钟频率。

在每个表格下方的注解中说明是通过综合评估、设计仿真或工艺特性得到的数据，没有在生产线上进行测试；在综合评估的基础上，通过样本测试，取其平均值再加减三倍的标准差(平均 $\pm 3\Sigma$)得到最大和最小数值。

5.1.2 典型值


除非特别说明，典型数据是基于 $T_A=25^{\circ}\text{C}$ 、 $V_{DD}=V_{DDA}=3.3\text{V}$ 测量，这些数据仅用于设计指导。

5.1.3 典型曲线

除非特别说明，典型曲线仅用于设计指导而未经测试。

5.1.4 电源方案

图 5 电源方案



说明：图中的 V_{DDx} 表示 V_{DD} 的个数是 x 个

5.1.5 负载电容

图 6 测量引脚参数时的负载条件




图 7 引脚输入电压测量方案





图 8 功耗测量方案



5.2 通用工作条件下的测试

表格 18 通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部 AHB 时钟频率	-	-	168	MHz
f _{PCLK1}	内部 APB1 时钟频率	-	-	42	

符号	参数	条件	最小值	最大值	单位
fPCLK2	内部 APB2 时钟频率	-	-	84	
V _{DD}	主电源电压	-	1.8	3.6	V
V _{DDA}	模拟电源电压 (都未使用 ADC、DAC 时)	必须与 V _{DD} 相同	1.8	2.4	V
	模拟电源电压 (使用 ADC、DAC 时)		2.4	3.6	
V _{BAT}	备份域电源电压	-	1.65	3.6	V
T _A	环境温度 (温度标号 6)	最大功率耗散	-55	150	°C

5.3 绝对最大额定值

器件上的载荷如果超过绝对最大额定值,可能会导致器件永久性的损坏。这里只是给出能承受的最大载荷,不保证在此条件下器件的功能运行正常。

5.3.1 最大温度特性

表格 19 温度特性

符号	描述	数值	单位
T _{STG}	储存温度范围	-65 ~ +150	°C
T _J	最大结温度	125	°C

5.3.2 最大额定电压特性

所有的电源(V_{DD},V_{DDA})和地(V_{SS},V_{SSA})引脚必须始终连接到外部限定范围内的供电电源上。

表格 20 最大额定电压特性

符号	描述	最小值	最大值	单位
V _{DD} - V _{SS}	外部主供电电压	-0.3	4.0	V
V _{IN}	在 5V 容忍的引脚上的输入电压	V _{SS} -0.3	V _{DD} +4	
	在其它引脚上的输入电压	V _{SS} -0.3	4.0	
ΔV _{DDx}	不同供电引脚之间的电压差	-	50	mV
V _{SSx} -V _{SS}	不同接地引脚之间的电压差	-	50	

5.3.3 最大额定电流特性

表格 21 电流特性

符号	描述	最大值	单位
I _{VDD}	经过 V _{DD} /V _{DDA} 电源线的总电流(供应电流) ⁽¹⁾	240	mA
I _{VSS}	经过 V _{SS} 地线的总电流(流出电流) ⁽¹⁾	240	
I _{IO}	任意 I/O 和控制引脚上的灌电流	25	

符号	描述	最大值	单位
	任意 I/O 和控制引脚上的拉电流	25	
$I_{INJ(PIN)}^{(2)}$	5T 引脚的注入电流	-5/+0	
	其他引脚的注入电流	± 5	
$\Sigma I_{INJ(PIN)}^{(2)}$	所有 I/O 和控制引脚上的总注入电流 ⁽⁴⁾	± 25	

1. 所有的电源(V_{DD} , V_{DDA})和地(V_{SS} , V_{SSA})必须始终在允许范围内。
2. 流出电流会干扰器件的模拟性能。
3. I/O 不能进行正注入; $V_{IN} < V_{SS}$ 时, $I_{INJ(PIN)}$ 不能超过最大允许输入电压值。
4. 如果 V_{IN} 超过最大值, 必须在外部限制 $I_{INJ(PIN)}$ 不超过其最大值。当 $V_{IN} > V_{DD}$ 时, 电流流入引脚; 当 $V_{IN} < V_{SS}$ 时, 电流流出引脚。
5. 当几个 I/O 口同时有注入电流时, $\Sigma I_{INJ(PIN)}$ 的最大值为流入电流与流出电流的即时绝对值之和。

5.3.4 静电放电 (ESD)

表格 22 ESD 绝对最大额定值

符号	参数	条件	范围	单位
$V_{ESD(HBM)}$	静电放电电压 (人体模型)	$T_A = +25^\circ\text{C}$, 符合 JESD22-A114	± 4000	V

注: 由第三方测试机构测试, 不在生产中测试。

5.3.5 静态栓锁 (LU)

表格 23 静态栓锁

符号	参数	条件	类型
LU	静态栓锁类	$T_A = +85^\circ\text{C}$, 符合 JESD78A	$\pm 200\text{mA}$

注: 由第三方测试机构测试, 不在生产中测试。

5.4 片上存储器

5.4.1 Flash 特性

表格 24 Flash 存储器特性

符号	参数		条件	最小值	典型值	最大值	单位
t_{prog}	8/16/32 位编程时间		$T_A = -55\sim 125^\circ\text{C}$ $V_{DD}=2.4\sim 3.6\text{V}$	-	43	60	μs
t_{ERASE1}	页 (16Kbytes) 擦除时间	8 位	$T_A = -55\sim 125^\circ\text{C}$ $V_{DD}=2.4\sim 3.6\text{V}$	-	60	120	ms
		16 位		-	60	120	
		32 位		-	60	120	
t_{ERASE2}	页 (64Kbytes) 擦除时间	8 位		-	250	500	
		16 位		-	250	500	
		32 位		-	250	500	

符号	参数		条件	最小值	典型值	最大值	单位
t _{ERASE3}	页（128Kbytes）擦除时间	8 位		-	500	1000	
		16 位		-	500	1000	
		32 位		-	500	1000	
t _{ME}	整片擦除时间	8 位	T _A = -55~125℃ V _{DD} =2.4~3.6V	-	10	20	ms
		16 位		-	10	20	
		32 位		-	10	20	
V _{prog}	8 位编程的电压		T _A = -55~125℃	1.8	-	3.6	V
	16 位编程的电压			2.1	-	3.6	
	32 位编程的电压			2.7	-	3.6	

注：由综合评估得出，不在生产中测试。

5.5 时钟

5.5.1 外部时钟源特性

5.5.1.1 晶体谐振器产生的高速外部时钟

有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。

表格 25 HSECLK4~26MHz 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{OSC_IN}	振荡器频率	-	4	8	26	MHz
R _F	反馈电阻	-	-	200	-	kΩ
I _{DD} (HSECLK)	HSECLK 电流消耗	V _{DD} =3.3V, C _L =10pF@8MHz	-	-	0.5	mA
t _{SU} (HSECLK)	启动时间	V _{DD} 是稳定的	-	2	-	ms

注：由综合评估得出，不在生产中测试。

5.5.1.2 晶体谐振器产生的低速外部时钟

有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。

表格 26 LSECLK 振荡器特性(f_{LSECLK}=32.768KHz)

符号	参数	条件	最小值	典型值	最大值	单位
f _{OSC_IN}	振荡器频率	-	-	32.768	-	KHz
I _{DD} (LSECLK)	LSECLK 电流消耗	-	-	-	1	μA
t _{SU} (LSECLK) ⁽¹⁾	启动时间	V _{DD} 稳定	-	2	-	s

注：由综合评估得出，不在生产中测试。

（2022） t_{SU}(LSECLK)是启动时间，是从软件使能 LSECLK 开始测量，直至得到稳定的32.768KHz 振荡这段时间；这个数值是使用一个标准的晶体谐振器测量得到的，它可能因晶体制造商的不同而不同。

5.5.2 内部时钟源特性

5.5.2.1 高速内部（HSICLK）RC 振荡器

表格 27 HSICLK 振荡器特性

符号	参数	条件		最小值	典型值	最大值	单位
fHSICLK	频率	-		-	16	-	MHz
A _{CC} (HSICLK)	HSICLK 振荡器的精度	工厂校准	V _{DD} =3.3V，T _A =25℃ ⁽¹⁾	-1	-	1	%
			V _{DD} =2-3.6V，T _A =-55~125℃	-2	-	4	%
I _{DDA} (HSICLK)	HSICLK 振荡器功耗	-		-	100	120	μA
t _{SU} (HSICLK)	HSICLK 振荡器启动时间	V _{DD} =3.3V，T _A =-55~125℃		-	3.7	5	μs

注：由综合评估得出，不在生产中测试。

5.5.2.2 低速内部（LSICLK）RC 振荡器

表格 28 LSICLK 振荡器特性

符号	参数	最小值	典型值	最大值	单位
f_{LSICLK}	频率 ($V_{\text{DD}}=2-3.6\text{V}$, $T_{\text{A}}=-55\sim 125^{\circ}\text{C}$)	20	28	35	KHz
$I_{\text{DD}}(\text{LSICLK})$	LSICLK 振荡器功耗	-	0.4	0.6	μA
$t_{\text{SU}}(\text{LSICLK})$	LSICLK 振荡器启动时间, ($V_{\text{DD}}=3.3\text{V}$, $T_{\text{A}}=-55\sim 125^{\circ}\text{C}$)	-	16	40	μs

注：由综合评估得出，不在生产中测试。

5.5.3 PLL 特性

表格 29 PLL1特性

符号	参数	数值			单位
		最小值	典型值	最大值	
$f_{\text{PLL1_IN}}$	PLL1 输入时钟	0.92	1	2.1	MHz
	PLL1 输入时钟占空比	40	-	60	%
$f_{\text{PLL1_OUT}}$	PLL1 倍频输出时钟($V_{\text{DD}}=3.3\text{V}$, $T_{\text{A}}=-55\sim 125^{\circ}\text{C}$)	24	-	168	MHz
$f_{\text{PLL1_48_OUT}}$	PLL1 倍频输出 48MHz 时钟($V_{\text{DD}}=3.3\text{V}$, $T_{\text{A}}=-55\sim 125^{\circ}\text{C}$)	-	48	75	MHz
t_{LOCK1}	PLL1 锁相时间	60	-	120	μs

注：由综合评估得出，不在生产中测试。

表格 30 PLL2 特性

符号	参数	数值			单位
		最小值	典型值	最大值	
$f_{\text{PLL2_IN}}$	PLL2 输入时钟	0.92	1	2.1	MHz

符号	参数	数值			单位
		最小值	典型值	最大值	
	PLL2 输入时钟 占空比	40	-	60	%
f _{PLL2_OUT}	PLL2 倍频输出时钟, (V _{DD} =3.3V, T _A =-55~125℃)	20	-	144	MHz
t _{LOCK1}	PLL 锁相时间	82	-	150	μs

5.6 电源与电源管理

5.6.1 内嵌复位和电源控制模块特性测试

表格 31 内嵌复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{POR/PDR}	上电/掉电复位阈值	下降沿	1.68	1.70	1.70	V
		上升沿	1.71	1.72	1.73	V
V _{BOR1}	欠压阈值级别 1	下降沿	2.19	2.21	2.24	V
		上升沿	2.27	2.29	2.30	V
V _{BOR2}	欠压阈值级别 2	下降沿	2.49	2.51	2.55	V
		上升沿	2.56	2.58	2.59	V
V _{BOR3}	欠压阈值级别 3	下降沿	2.81	2.84	2.87	V
		上升沿	2.89	2.91	2.92	V
V _{BORhyst}	BOR 迟滞	-	-	100	-	mV
V _{PDRhyst}	PDR 迟滞	-	-	40.00	50.00	mV
T _{RSTTEMPO}	复位持续时间	-	0.70	0.95	1.48	ms

注：由综合评估得出，不在生产中测试。

表格 32 可编程电源电压检测器特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{PVD}	可编程电源电压检测器 电平选择	PLS[2:0]=000 (上升沿)	2.14	-	2.18	V
		PLS[2:0]=000 (下降沿)	2.03	-	2.10	V
		PLS[2:0]=000 (PVD 迟滞)	80.00	-	120.00	mV
		PLS[2:0]=001 (上升沿)	2.30	-	2.34	V
		PLS[2:0]=001 (下降沿)	2.18	-	2.23	V
		PLS[2:0]=001 (PVD 迟滞)	90.00	-	120.00	mV
		PLS[2:0]=010 (上升沿)	2.44	-	2.48	V
		PLS[2:0]=010 (下降沿)	2.32	-	2.37	V
		PLS[2:0]=010 (PVD 迟滞)	110	-	120	mV

符号	参数	条件	最小值	典型值	最大值	单位
		PLS[2:0]=011 (上升沿)	2.58	-	2.63	V
		PLS[2:0]=011 (下降沿)	2.49	-	2.53	V
		PLS[2:0]=011 (PVD 迟滞)	90	-	100	mV
		PLS[2:0]=100 (上升沿)	2.75	-	2.80	V
		PLS[2:0]=100 (下降沿)	2.64	-	2.68	V
		PLS[2:0]=100 (PVD 迟滞)	110	-	120	mV
		PLS[2:0]=101 (上升沿)	2.91	-	2.97	V
		PLS[2:0]=101 (下降沿)	2.81	-	2.86	V
		PLS[2:0]=101 (PVD 迟滞)	100	-	110	mV
		PLS[2:0]=110 (上升沿)	3.02	-	3.08	V
		PLS[2:0]=110 (下降沿)	2.90	-	2.96	V
		PLS[2:0]=110 (PVD 迟滞)	110	-	120	mV
		PLS[2:0]=111 (上升沿)	3.12	-	3.19	V
		PLS[2:0]=111 (下降沿)	3.00	-	3.07	V
		PLS[2:0]=111 (PVD 迟滞)	110	-	120	mV

注：由综合评估得出，不在生产中测试。

5.7 功耗

5.7.1 功耗测试环境

- (1) 执行 Dhystone2.1，编译环境为 Keil.V5，编译优化等级为 L0 条件下测得的。
- (2) 所有的 I/O 引脚都处于模拟输入模式，并连接到一个静态电平上 V_{DD} 或 V_{SS} （无负载）
- (3) 除非特别说明，所有的外设都关闭
- (4) Flash 等待周期的设置与 f_{HCLK} 的关系：
 - 0~30MHz：0 个等待周期
 - 30~60MHz：1 个等待周期
 - 60~90MHz：2 个等待周期
 - 90~120MHz：3 个等待周期
 - 120~150MHz：4 个等待周期
 - 150~168MHz：5 个等待周期
- (5) 当外设开启时： $f_{PCLK1}=f_{HCLK}/4$ ， $f_{PCLK2}=f_{HCLK}/2$

5.7.2 运行模式功耗

表格 33 程序在 Flash（ART 开）执行，运行模式的功耗

参数	条件	f _{HCLK}	典型值 ⁽¹⁾		最大值 ⁽¹⁾	
			T _A =25℃, V _{DD} =3.3V		T _A =85℃, V _{DD} =3.6V	
			I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
运行模式功耗	HSECLK bypass ⁽²⁾ , 使能所有外设 ⁽³⁾	168MHz	751.56	74.73	802.2	81.69
		144MHz	693.94	58.29	745.2	63.69
		120MHz	637.4	49.20	691.1	54.59
		90MHz	780.88	38.07	831.7	43.58
		60MHz	636.86	26.51	689.6	31.83
		30MHz	636.62	14.88	689.4	20.17
		25MHz	115.372	12.18	127.76	17.45
		16MHz	115.418	8.20	127.93	13.36
		8MHz	115.36	4.59	127.77	9.71
		4MHz	115.328	2.81	127.78	7.93
		2MHz	115.36	1.90	127.82	7.05
	HSECLK bypass ⁽²⁾ , 关闭所有外设	168MHz	750.88	31.45	801.4	38.05
		144MHz	692.84	24.49	744.7	29.92
		120MHz	636.82	20.66	691.1	26.09
		90MHz	779.8	16.16	831.9	21.50
		60MHz	636.52	11.31	689.8	16.68
		30MHz	636.4	6.59	690.2	11.88
		25MHz	115.318	5.08	128.66	10.29
		16MHz	115.344	3.58	128.44	8.70
		8MHz	115.358	2.31	127.8	7.39
		4MHz	115.348	1.66	127.84	6.79
		2MHz	115.36	1.36	127.86	6.47

注:

(1) 由综合评估得出, 不在生产中测试。

(2) 外部时钟为 4MHz, 当 f_{HCLK}>25MHz 时, 开启 PLL; 否则关闭 PLL。

(3) 当 ADC、DAC、HSECLK、LSECLK、HSICLK、LSICLK 等模拟外设打开时, 需要考虑额外的功耗。

表格 34 程序在 Flash（ART 关）执行，运行模式的功耗

参数	条件	f _{HCLK}	典型值 ⁽¹⁾		最大值 ⁽¹⁾	
			T _A =25℃, V _{DD} =3.3V		T _A =85℃, V _{DD} =3.6V	
			I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
运行模式功耗	HSECLK bypass ⁽²⁾ , 使能所有外设 ⁽³⁾	168MHz	751.66	70.94	802	77.84
		144MHz	693.58	56.46	745.3	61.92
		120MHz	637.26	48.65	690.2	54.08
		90MHz	780.86	38.67	831.4	44.23
		60MHz	636.78	27.79	689.4	33.15
		30MHz	636.66	16.03	689	21.51
		25MHz	115.362	13.24	127.72	18.66
		16MHz	115.362	8.88	127.75	14.04
		8MHz	115.35	4.96	127.8	10.16
		4MHz	115.35	2.96	127.88	8.11
		2MHz	115.362	1.99	127.76	7.17
	HSECLK bypass ⁽²⁾ , 关闭所有外设	168MHz	750.94	27.45	801.4	34.20
		144MHz	692.82	22.50	744.7	27.96
		120MHz	636.76	20.02	689.8	25.46
		90MHz	780.46	16.80	831.6	22.27
		60MHz	636.46	12.57	689.8	18.00
		30MHz	636.38	7.73	689.9	13.11
		25MHz	115.33	6.05	128.5	11.43
		16MHz	115.32	4.28	127.96	9.57
		8MHz	115.364	2.62	127.82	7.74
		4MHz	115.35	1.84	127.68	6.99
		2MHz	115.532	1.44	127.9	6.66

注:

(1) 由综合评估得出，不在生产中测试。

(2) 外部时钟为 4MHz，当 f_{HCLK}>25MHz 时，开启 PLL；否则关闭 PLL。

(3) 当 ADC、DAC、HSECLK、LSECLK、HSICLK、LSICLK 等模拟外设打开时，需要考虑额外的功耗。

表格 35 程序在 RAM 中执行，运行模式的功耗

参数	条件	f _{HCLK}	典型值 ⁽¹⁾		最大值 ⁽¹⁾	
			T _A =25℃, V _{DD} =3.3V		T _A =85℃, V _{DD} =3.6V	
			I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
运行模式功耗		168MHz	752.14	77.58	803.8	76.51

参数	条件	f _{HCLK}	典型值 ⁽¹⁾		最大值 ⁽¹⁾	
			T _A =25℃, V _{DD} =3.3V		T _A =85℃, V _{DD} =3.6V	
			I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
	HSECLK bypass ⁽²⁾ , 使能所有外设 ⁽³⁾	144MHz	693.74	60.47	745.5	84.43
		120MHz	637.6	51.11	690.4	65.97
		90MHz	781	39.50	832	56.5
		60MHz	637.02	27.43	689.8	44.85
		30MHz	636.74	15.38	689.2	32.87
		25MHz	115.42	12.62	127.85	20.72
		16MHz	115.374	8.43	127.88	17.89
		8MHz	115.37	4.72	127.81	13.69
		4MHz	115.376	2.89	127.72	9.98
		2MHz	115.347	1.95	127.76	8.10
	HSECLK bypass ⁽²⁾ , 关闭所有外设	168MHz	751.38	34.40	802.4	7.16
		144MHz	693	26.79	744.7	41.28
		120MHz	636.88	22.60	689.8	32.28
		90MHz	780.56	17.66	931.6	28.01
		60MHz	636.68	12.28	690	23.08
		30MHz	636.62	7.07	689.7	17.65
		25MHz	115.364	5.49	128.42	12.39
		16MHz	115.348	3.85	128.79	10.69
		8MHz	115.378	2.43	127.76	9.14
		4MHz	115.364	1.73	127.73	7.64
		2MHz	115.34	1.39	127.74	6.90

注:

(1) 由综合评估得出, 不在生产中测试。

(2) 外部时钟为 4MHz, 当 f_{HCLK}>25MHz 时, 开启 PLL; 否则关闭 PLL。

(3) 当 ADC、DAC、HSECLK、LSECLK、HSICLK、LSICLK 等模拟外设打开时, 需要考虑额外的功耗。

5.7.3 睡眠模式功耗

表格 36 程序在 Flash (ART 关) 中执行, 睡眠模式下的功耗

参数	条件	f _{HCLK}	典型值 ⁽¹⁾		最大值 ⁽¹⁾	
			T _A =25℃, V _{DD} =3.3V		T _A =85℃, V _{DD} =3.6V	
			I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
睡眠模式功耗	HSECLK bypass ⁽²⁾ , 使能所有外设	168MHz	751.34	59.86	802.1	66.63
		144MHz	693.26	46.74	745	52.10
		120MHz	637.24	39.59	689.8	44.85
		90MHz	780.6	30.72	831.2	36.06
		60MHz	636.72	21.53	689.2	26.83
		30MHz	636.46	12.39	689.2	17.64
		25MHz	115.356	10.12	127.77	15.33
		16MHz	115.34	6.85	127.71	12.01
		8MHz	115.334	3.93	127.78	9.08
		4MHz	115.332	2.46	127.84	7.60
		2MHz	115.352	1.74	127.82	6.88
	HSECLK bypass ⁽²⁾ , 关闭所有外设	168MHz	750.52	15.57	801	22.11
		144MHz	692.58	12.17	743.9	17.46
		120MHz	636.46	10.39	689	15.65
		90MHz	780.24	8.45	830.6	13.69
		60MHz	636.42	6.13	689	11.34
		30MHz	636.36	3.98	688.8	9.17
		25MHz	115.374	2.92	127.84	8.05
		16MHz	115.346	2.23	127.74	7.37
		8MHz	115.354	1.62	127.83	6.77
		4MHz	115.36	1.32	127.86	6.46
		2MHz	115.422	1.18	127.84	6.35

注:

(1) 由综合评估得出, 不在生产中测试。

(2) 外部时钟为 4MHz, 当 f_{HCLK}>25MHz 时, 开启 PLL; 否则关闭 PLL。

5.7.4 停机模式功耗

表格 37 停机模式功耗

条件		典型值 ⁽¹⁾ , (T _A =25°C)						最大值 ⁽¹⁾ , (V _{DD} =3.6V)	
		V _{DD} =2.4V		V _{DD} =3.3V		V _{DD} =3.6V		T _A =85°C	
		I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
调压器处于运行模式, 所有振荡器处于关闭状态	Flash 停止模式, RC 内部振荡器和高速振荡器关闭(无独立看门狗)	9.28	1.02	9.80	1.03	10.05	1.05	12.36	22.26
	Flash 掉电模式, RC 内部振荡器和高速振荡器关闭(无独立看门狗)	9.23	1.02	9.72	1.03	10	1.03	12.35	22.26
调压器处于低功耗模式, 所有振荡器处于关闭状态	Flash 停止模式, RC 内部振荡器和高速振荡器关闭(无独立看门狗)	4.18	0.50	4.65	0.50	4.87	0.50	5.91	16.76
	Flash 掉电模式, RC 内部振荡器和高速振荡器关闭(无独立看门狗)	4.19	0.48	4.64	0.48	4.86	0.48	5.86	16.76

5.7.5 待机模式功耗

表格 38 待机模式功耗

条件		典型值 ⁽¹⁾ , (T _A =25°C)						最大值 ⁽¹⁾ , (V _{DD} =3.6V)	
		V _{DD} =2.4V		V _{DD} =3.3V		V _{DD} =3.6V		T _A =85°C	
		I _{DDA} (μA)	I _{DD} (μA)	I _{DDA} (μA)	I _{DD} (μA)	I _{DDA} (μA)	I _{DD} (μA)	I _{DDA} (μA)	I _{DD} (μA)
待机模式下的电源电流	备份 SRAM 打开, 低速振荡器和 RTC 打开	2.15	9.48	2.56	10.97	2.83	11.47	3.76	65.59
	备份 SRAM 关闭, 低速振荡器和 RTC 打开	2.15	4.14	2.62	5.17	2.81	5.89	3.48	35.46
	备份 SRAM 打开, RTC 关闭	2.13	8.33	2.62	9.33	2.81	9.77	3.45	64.33
	备份 SRAM 关闭, RTC 关闭	2.13	3.03	2.61	3.91	2.78	4.31	3.45	21.38

注: (1) 由综合评估得出, 不在生产中测试。

5.7.6 外设功耗

外设功耗 = 使能该外设时钟的电流 - 禁止该外设的时钟的电流。

表格 39 外设功耗

参数	外设	典型值 ⁽¹⁾ T _A =25°C, V _{DD} =3.3V	单位
		168MHz	
AHB1 (最高 168MHz)	DMA1	5.4	μA/MHz

参数	外设	典型值 ⁽¹⁾ T _A =25℃, V _{DD} =3.3V	单位
		168MHz	
	DMA2	5.56	
	ETH	3	
	OTG_HS	4.21	
	GPIOA	0.32	
	GPIOB	0.31	
	GPIOC	0.32	
	GPIOD	0.3	
	GPIOE	0.31	
	GPIOF	0.33	
	GPIOG	0.3	
	GPIOH	0.3	
	GPIOI	0.3	
	CRC	0.03	
	BAKPR	0.07	
AHB2（最高 168MHz）	OTG_FS	3.12	
	DCI	0.79	
	RNG	0.16	
	HASH	1.3	
	CRYP	0.25	
AHB3（最高 168MHz）	EMMC	1.68	
APB1（最高 42MHz）	TMR2	0.46	
	TMR3	0.35	
	TMR4	0.34	
	TMR5	0.46	
	TMR6	0.08	
	TMR7	0.08	
	TMR12	0.19	
	TMR13	0.14	
	TMR14	0.14	
	WWDT	0.02	
	SPI2/I2S2	0.12	
	SPI3/I2S3	0.12	
	USART2	0.11	

参数	外设	典型值 ⁽¹⁾ $T_A=25^{\circ}\text{C}$, $V_{DD}=3.3\text{V}$	单位
		168MHz	
	USART3	0.12	
	UART4	0.11	
	UART5	0.11	
	I2C1	0.12	
	I2C2	0.12	
	I2C3	0.12	
	CAN1	0.18	
	CAN2	0.16	
	PMU	0.01	
	DAC	0.08	
APB2 (最高 84MHz)	SDIO	0.41	
	TMR1	0.99	
	TMR8	0.97	
	TMR9	0.41	
	TMR10	0.27	
	TMR11	0.26	
	ADC1	0.27	
	ADC2	0.27	
	ADC3	0.28	
	SPI1	0.12	
	USART1	0.22	
	USART6	0.21	
	SYSCFG	0.05	
SDRAM		300	

注：由综合评估得出，不在生产中测试。

5.7.7 备份域功耗

表格 40 V_{BAT} 功耗

符号	参数	条件	典型值 ⁽¹⁾ , T _A =25℃		最大值 ⁽¹⁾ , V _{BAT} =3.6V	单位
			V _{BAT} =2.4V	V _{BAT} =3.3V	T _A =85℃	
I _{DD_VBAT}	LSECLK、 RTC 处于开 启状态	备用 SRAM 开启, 低速振荡 器和 RTC 开启	2.35	2.75	6.86	μA
		备用 SRAM 关闭, 低速振荡 器和 RTC 开启	1.45	1.82	3.56	
		备用 SRAM 开启, RTC 关闭	1.28	1.49	5.76	
		备用 SRAM 关闭, RTC 关闭	0.29	0.40	2.46	

注: (1) 由综合评估得出, 不在生产中测试。

5.8 低功耗模式唤醒时间

低功耗唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令的时间, 其中 V_{DD}=V_{DDA}。

表格 41 低功耗唤醒时间

符号	参数	条件	最小值	典型值	最大值	单位
t _{WUSLEEP}	从睡眠模式唤醒	-	39.00	59	61.20	ns
t _{WUSTOP}	从停机模式唤醒	调压器处于运行模式, Flash 在停止模式	12.51	13.602	14.99	μs
		调压器处于低功耗模式, Flash 在停止模式	15.51	19.552	22.93	
		调压器处于运行模式, Flash 在深度掉电模式	125.63	133.156	135.16	
		调压器处于低功耗模式, Flash 在深度掉电模式	133.52	136.956	139.60	
t _{WUSTDBY}	从待机模式唤醒	-	173.03	214.056	227.96	

注: 由综合评估得出, 不在生产中测试。

5.9 I/O 端口特性

表格 42 直流特性(T_A=-55℃~125℃, V_{DD}=2~3.6V)

符号	参数	条件	最小值	典型值	最大值	单位
V _{IL}	输入低电平电压	STD 和 STDA I/O	-	-	0.3V _{DD} -0.04	V
		5T 和 5Tf I/O	-	-	0.3V _{DD}	
		Boot0 引脚	-	-	0.1V _{DD} +0.1	
V _{IH}	输入高电平电压	STD 和 STDA I/O	0.45V _{DD} +0.3	-	-	V
		5T 和 5Tf I/O	0.7V _{DD}	-	-	
		Boot0 引脚	0.17V _{DD} +0.7	-	-	
V _{hys}		STD、STDA 和 5T、5Tf I/O	10% V _{DD}	-	-	mV


符号	参数	条件	最小值	典型值	最大值	单位
	施密特触发器迟滞	Boot0 引脚	0.1	-	-	
I _{IKG}	输入漏电流	数字模式下 STDA, $V_{DDIOX} \leq V_{IN} \leq V_{DDA}$	-	-	±1	μA
		5T 和 5Tf I/O, $V_{DDIOX} \leq V_{IN} \leq 5V$	-	-	3	
R _{PU}	弱上拉等效电阻	除 PA10 和 PB12, $V_{IN}=V_{SS}$	30	40	50	k Ω
		PA10 和 PB12	7	10	14	
R _{PD}	弱下拉等效电阻	除 PA10 和 PB12, $V_{IN}=V_{DD}$	30	40	50	
		PA10 和 PB12	7	10	14	
C _{IO}	I/O 销电容	-	-	5	-	pF

表格 43 交流特性(T_A=25℃)

SPEED[1:0]	符号	参数	条件	最小值	最大值	单位
00	f _{max(IO)out}	最大频率	C _L =50pF, V _{DD} >2.7V	-	4	MHz
			C _L =50pF, V _{DD} >1.8V	-	2	
			C _L =10pF, V _{DD} >2.7V	-	8	
			C _L =10pF, V _{DD} >1.8V	-	4	
	t _{r(IO)out} /t _{r(IO)out}	输出高至低电平的下降时间和输出低至高电平的上升时间	C _L =50 pF, V _{DD} =1.8 V-3.6V	-	100	ns
01	f _{max(IO)out}	最大频率	C _L =50pF, V _{DD} >2.7V	-	25	MHz
			C _L =50pF, V _{DD} >1.8V	-	12.5	
			C _L =10pF, V _{DD} >2.7V	-	50	
			C _L =10pF, V _{DD} >1.8V	-	20	
	t _{r(IO)out} /t _{r(IO)out}	输出高至低电平的下降时间和输出低至高电平的上升时间	C _L =30pF, V _{DD} >2.7V	-	10	ns
			C _L =30pF, V _{DD} >1.8V	-	20	
			C _L =10pF, V _{DD} >2.7V	-	6	
			C _L =10pF, V _{DD} >1.8V	-	10	
10	f _{max(IO)out}	最大频率	C _L =30pF, V _{DD} >2.7V	-	50	MHz
			C _L =30pF, V _{DD} >1.8V	-	25	
			C _L =10pF, V _{DD} >2.7V	-	100	
			C _L =10pF, V _{DD} >1.8V	-	50	
	t _{r(IO)out} /t _{r(IO)out}		C _L =30pF, V _{DD} >2.7V	-	6	ns

SPEED[1:0]	符号	参数	条件	最小值	最大值	单位
		输出高至低电平的下降时间和输出低至高电平的上升时间	$C_L=30\text{pF}, V_{DD}>1.8\text{V}$	-	10	
			$C_L=10\text{pF}, V_{DD}>2.7\text{V}$	-	4	
			$C_L=10\text{pF}, V_{DD}>1.8\text{V}$	-	6	
11	$f_{\text{max(I/O)out}}$	最大频率	$C_L=30\text{pF}, V_{DD}>2.7\text{V}$	-	100	MHz
			$C_L=30\text{pF}, V_{DD}>1.8\text{V}$	-	50	
			$C_L=10\text{pF}, V_{DD}>2.7\text{V}$	-	180	
			$C_L=10\text{pF}, V_{DD}>1.8\text{V}$	-	100	
	$t_{r(\text{IO)out}}/t_{f(\text{IO)out}}$	输出高至低电平的下降时间和输出低至高电平的上升时间	$C_L=30\text{pF}, V_{DD}>2.7\text{V}$	-	4	ns
			$C_L=30\text{pF}, V_{DD}>1.8\text{V}$	-	6	
			$C_L=10\text{pF}, V_{DD}>2.7\text{V}$	-	2.5	
			$C_L=10\text{pF}, V_{DD}>1.8\text{V}$	-	4	
-	t_{EINTIpw}	EINT 控制器检测到的外部信号的脉冲宽度	-	10	-	

图 9 输入输出交流特性定义



表格 44 输出驱动电压特性($T_A=25^\circ\text{C}$)

符号	参数	条件	最小值	最大值	单位
V_{OL}	I/O 引脚输出低电平电压	CMOS 端口, $ I_{IO} =8\text{mA}$, $2.7\text{V} < V_{DD} < 3.6\text{V}$	-	0.4	V
V_{OH}	I/O 引脚输出高电平电压		$V_{DD}-0.4$	-	
V_{OL}	I/O 引脚输出低电平电压	TTL 端口, $ I_{IO} =20\text{mA}$, $2.7\text{V} < V_{DD} < 3.6\text{V}$	-	0.4	
V_{OH}	I/O 引脚输出高电平电压		2.4	-	
V_{OL}	I/O 引脚输出低电平电压	$ I_{IO} =20\text{mA}$, $2.7\text{V} < V_{DD} < 3.6\text{V}$	-	1.3	V
V_{OH}	I/O 引脚输出高电平电压		$V_{DD}-1.3$	-	
V_{OL}	I/O 引脚输出低电平电压	$ I_{IO} =6\text{mA}$,	-	0.4	

符号	参数	条件	最小值	最大值	单位
V _{OH}	I/O 引脚输出高电平电压	2.7 V < V _{DD} < 3.6 V	V _{DD} -0.4	-	

注：由综合评估得出，不在生产中测试。

5.10 NRST 引脚特性

NRST 引脚输入驱动采用 CMOS 工艺，它连接了一个永久性上拉电阻 R_{PU}。

表格 45 NRST 引脚特性 (T_A= -55~125℃, V_{DD}=2~3.6V)

符号	参数	条件	最小值	典型值	最大值	单位
V _{IL} (NRST)	NRST 输入低电平电压	TTL 端口, 2.7V ≤ V _{DD} ≤ 3.6V	-	-	0.8	V
V _{IH} (NRST)	NRST 输入高电平电压		2	-	-	
V _{IL} (NRST)	NRST 输入低电平电压	CMOS 端口, 1.8V ≤ V _{DD} ≤ 3.6V	-	-	0.3V _{DD}	
V _{IH} (NRST)	NRST 输入高电平电压		0.7V _{DD}	-	-	
V _{hys} (NRST)	NRST 施密特触发器电压迟滞	-	-	200	-	mV
R _{PU}	弱上拉等效电阻	V _{IN} =V _{SS}	30	40	50	kΩ
V _F (NRST)	NRST 输入滤波脉冲	-	-	-	100	ns
V _{NF} (NRST)	NRST 输入未过滤的脉冲	V _{DD} > 2.7V	300	-	-	
T _{NRST_OUT}	产生的复位脉冲持续时间	重置内部来源	20	-	-	μs

5.11 通信外设

5.11.1 I2C 外设特性

为达到标准模式 I2C 的最大频率，f_{PCLK1} 必须大于 2MHz。为达到快速模式 I2C 的最大频率，f_{PCLK1} 必须大于 4MHz。


表格 46 I2C 接口特性 (T_A=25℃, V_{DD}=3.3V)

符号	参数	标准 I2C		快速 I2C		单位
		最小值	最大值	最小值	最大值	
t _w (SCLL)	SCL 时钟低时间	4.7	-	1.3	-	μs
t _w (SCLH)	SCL 时钟高时间	4.0	-	0.6	-	
t _{su} (SDA)	SDA 建立时间	250	-	100	-	ns
t _h (SDA)	SDA 数据保持时间	0	-	0	900	
t _r (SDA)/t _r (SCL)	SDA 和 SCL 上升时间	-	1000	20+0.1C _b	300	
t _f (SDA)/t _f (SCL)	SDA 和 SCL 下降时间	-	300	-	300	
t _h (STA)	开始条件保持时间	4.0	-	0.6	-	μs
t _{su} (STA)	重复的开始条件建立时间	4.7	-	0.6	-	

符号	参数	标准 I2C		快速 I2C		单位
		最小值	最大值	最小值	最大值	
$t_{su}(STO)$	停止条件建立时间	4.0	-	0.6	-	pF
$t_w(STO:STA)$	停止条件至开始条件的时间(总线空闲)	4.7	-	1.3	-	
C_b	每条总线的容性负载	-	400	-	400	

注：由综合评估得出，不在生产中测试。

图 10 总线交流波形和测量电路



注：测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

5.11.2 SPI 外设特性

表格 47 SPI 特性($T_A=25^{\circ}\text{C}$, $V_{DD}=3.3\text{V}$)

符号	参数	条件	最小值	最大值	单位
f_{SCK}	SPI 时钟频率	主模式, SPI1 $2.7\text{V} > V_{DD} > 3.6\text{V}$	-	42	MHz
		从模式, SPI1 $2.7\text{V} > V_{DD} > 3.6\text{V}$	-	42	
$1/t_a(SCK)$		主模式, SPI1/2/3 $1.7\text{V} > V_{DD} > 3.6\text{V}$	-	21	
		从模式, SPI1/2/3 $1.7\text{V} > V_{DD} > 3.6\text{V}$	-	21	
$t_r(SCK)$ $t_f(SCK)$	SPI 时钟上升和下降时间	负载电容: $C=15\text{pF}$	-	6	ns
$t_{su}(NSS)$	NSS 建立时间	从模式	$4T_{PCLK}$	-	
$t_h(NSS)$	NSS 保持时间	从模式	$2T_{PCLK} + 10$	-	

符号	参数	条件	最小值	最大值	单位
$t_{w(SCKH)}$ $t_{w(SCKL)}$	SCK 高和低的时间	主模式, $f_{PCLK}=36MHz$, 预分频系数=4	$T_{PCLK}/2-2$	$T_{PCLK}/2+1$	
$t_{su(MI)}$ $t_{su(SI)}$	数据输入建立时间	主模式	4	-	
		从模式	5	-	
$t_{h(MI)}$ $t_{h(SI)}$	数据输入保持时间	主模式	4	-	
		从模式	5	-	
$t_a(SO)$	数据输出访问时间	从模式, $f_{PCLK}=20MHz$	0	$3T_{PCLK}$	
$t_{dis(SO)}$	数据输出禁止时间	从模式	0	18	
$t_v(SO)$	数据输出有效时间	从模式(使能边沿之后)	-	22.5	
$t_v(MO)$	数据输出有效时间	主模式(使能边沿之后)	-	6.97	
$t_h(SO)$	数据输出保持时间	从模式(使能边沿之后)	11.5	-	
$t_h(MO)$		主模式(使能边沿之后)	1	-	
$DuCy(SCK)$	SPI 时钟频率占空比	从模式	25	75	%

注：由综合评估得出，不在生产中测试。

图 11 SPI 时序图—从模式和 CPHA=0






图 12 SPI 时序图—从模式和 CPHA=1



注：测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

图 13 SPI 时序图—主模式



注：测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

5.12 模拟外设

5.12.1 ADC

测试参数说明：

- 采样率：ADC 每秒进行的模拟量转数字量的次数，
- 采样率=ADC 时钟 / (采样周期数 + 转换周期数)

5.12.1.1 12 位 ADC 特性

表格 48 12 位 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	供电电压	-	1.8	-	3.6	V
I _{DDA}	ADC 功耗	-	-	1.6	1.8	mA
f _{ADC}	ADC 频率	V _{DDA} =1.8~2.4V	0.6	15	18	MHz
		V _{DDA} =2.4~3.6V	0.6	30	36	
C _{ADC}	内部采样和保持电容	-	-	4	-	pF
R _{ADC}	采样电阻	-	-	-	6000	Ω
t _s	采样时间	f _{ADC} =30MHz	0.1		16	μs
		-	3		480	1/f _{ADC}
T _{CONV}	采样和转换时间	f _{ADC} =30MHz 12 位分辨率	0.50	-	16.40	μs
		f _{ADC} =30MHz 10 位分辨率	0.43	-	16.34	μs
		f _{ADC} =30MHz 8 位分辨率	0.37	-	16.27	μs
		f _{ADC} =30MHz 6 位分辨率-	0.30	-	16.20	μs

表格 49 12 位 ADC 精度

符号	参数	条件	典型值	最大值	单位
E _T	综合误差	f _{PCLK} =56MHz, f _{ADC} =14MHz, V _{DDA} =2.4V-3.6V T _A =-55℃~125℃	±2	±5	LSB
E _O	偏移误差		±1.5	±2.5	
E _G	增益误差		±1.5	±3	
E _D	微分线性误差		±1	±2	
E _L	积分线性误差		±1.5	±3	

注：由综合评估得出，不在生产中测试。

5.12.1.2 内置参考电压特性测试

表格 50 内置参考电压特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{REFINT}	内置参照电压	-55℃ < T _A < +125℃	1.19	1.20	1.20	V
T _{S_vrefint}	当读出内部参照电压时，ADC 的采样时间	-	10	-	-	μs
V _{RERINT}	内置参考电压扩展到温度范围	V _{DD} =3V	-	3	5	mV

符号	参数	条件	最小值	典型值	最大值	单位
T _{coeff}	温度系数	-	-	30	50	ppm/°C

注：由综合评估得出，不在生产中测试。

5.12.2 DAC

测试参数说明：

- DNL 微分非线性误差：两个连续代码之间的偏差减去 1LSB
- INL 积分非线性误差：代码 i 处测得的值与代码 0 及最后一个代码 4095 之间连线上代码 i 处的值之间的差

表格 51 DAC 特性


符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	模拟电源电压	-	1.8	-	3.6	V
R _{LOAD}	阻性负载	缓冲器打开	5	-	-	kΩ
R _O	输出阻抗	缓冲器关闭，DAC_OUT 和 V _{SS} 之间的阻性负载是 1.5MΩ	-	-	15	kΩ
C _{LOAD}	容性负载	缓冲器打开，在 DAC_OUT 引脚处的最大容性负载	-	-	50	pF
DAC_OUT _{min}	带缓冲器低 DAC_OUT 电压	DAC 的最大输出偏移，对应于 12 位输入代码（0x0E0）到 V _{REF+/-} 3.6 V 处的（0xF1C）和 V _{REF+/-} 1.8 V 处的（0x1C7）和（0xE38）	0.2	-	-	V
DAC_OUT _{max}	更高的带缓冲器的 DAC_OUT 电压		-	-	V _{DDA} -0.2	V
DAC_OUT _{min}	不带缓冲器低 DAC_OUT 电压	DAC 的最大输出偏移	-	0.5	-	mV
DAC_OUT _{max}	更高的不带缓冲器的 DAC_OUT 电压		-	-	V _{REF+/-} 1LSB	V
DNL	微分非线性误差	配置 12 位 DAC	-	-	±2	LSB
INL	积分非线性误差	配置 12 位 DAC	-	-	±4	LSB
Offset	偏移误差	V _{REF+/-} =3.6V，配置 12 位 DAC	-	-	±12	LSB
Gain error	增益误差	配置 12 位 DAC	-	-	±0.5	%

注：由综合评估得出，不在生产中测试。

6 封装信息

6.1 LQFP100 封装信息

图 14 LQFP100 封装图




- (1) 图不是按照比例绘制。
- (2) 所有的引脚都应该焊接在 PCB 上。

表格 52 LQFP100 封装数据

DIMENSION LIST (FOOTPRINT: 2.00)			
S/N	SYM	DIMENDIONS	REMARKS
1	A	MAX. 1.600	OVERALL HEIGHT
2	A2	1.400±0.050	PKG THICKNESS
3	D	16.000±0.200	LEAD TIP TO TIP
4	D1	14.000±0.100	PKG LENGTH
5	E	16.000±0.200	LEAD TIP TO TIP
6	E1	14.000±0.100	PKG WDTH
7	L	0.600±0.150	FOOT LENGTH
8	L1	1.000 REF	LEAD LENGTH
9	e	0.500 BASE	LEAD PITCH
10	H (REF)	(12.00)	CUM LEAD PITCH
11	b	0.22±0.050	LEAD WIDTH


注：尺寸以毫米表示。

图 15 LQFP100 – 100 引脚，14 x 14mm 焊接 Layout 建议



注：尺寸以毫米表示。

7 订货信息



表格 54 订货信息列表

订货编码	FLASH (KB)	SRAM (KB)	封装	SPQ	温度范围	质量等级
JTLX32F407VGTS	1024	192+4	LQFP100	900	-55℃~125℃	N1/军温级
TLX32F407VGT6S	1024	192+4	LQFP100	900	-40℃~85℃	工业级

8 常用功能模块命名

表格 55 常用功能模块命名

中文描述	简称
复位管理单元	RMU
时钟管理单元	CMU
复位和时钟管理	RCM
外部中断	EINT
通用 IO	GPIO
复用 IO	AFIO
唤醒控制器	WUPT
蜂鸣器	BUZZER
独立看门狗定时器	IWDT
窗口看门狗定时器	WWDT
定时器	TMR
CRC 控制器	CRC
电源管理单元	PMU
DMA 控制器	DMA
模拟数字转换器	ADC
实时时钟	RTC
外部存储控制器	EMMC
控制器局域网	CAN
I2C 接口	I2C
串行外设接口	SPI
通用异步收发器	UART
通用异步同步收发器	USART
闪存接口控制单元	FMC
安全数字输入输出	SDIO
数字摄像头接口	DCI