

无锡泰连芯科技有限公司

TLX1300 型
10 位微型功率数模转换器

2024 年 06 月

10 位微型功率数模转换器

1 特点

- 确保单调性
- 低功耗运行
- 轨到轨电压输出
- 上电复位至零伏输出
- 工作温度范围宽广，从-55°C 到+ 125°C
- 宽电源供电范围：2.7V 至 5.5V
- 小封装
- 断电功能
- 分辨率：10 位
- INL：-0.25/0.25 LSB（典型值）
- DNL：-0.07/0.15 LSB（典型值）
- 零点误差：1.3 mV（典型值）
- 满量程误差：-0.08%FS（典型值）
- 0.48 mW (3.6 V) / 1.05 mW (5.5 V) 正常模式功耗（典型值）
- 0.01 μW (3.6 V) / 0.03 μW (5.5 V) 掉电模式（典型值）

2 应用

- 电池供电仪器
- 数字增益和偏移调整
- 可编程电压源和电流源
- 可编程衰减器
- 汽车

3 描述

TLX1300 是一款功能齐全的通用型 10 位电压输出数模转换器 (DAC)，可在 2.7 V 至 5.5 V 的单电源供电下工作，功耗仅为 134 欧姆。在 3.6 V 电压下输出 μA 电流。片上输出放大器可实现轨到轨输出摆幅，三线串行接口在指定的电源电压范围内以高达 30 MHz 的时钟频率运行，并且与标准 SPI™、QSPI、MICROWIRE 和 DSP 接口兼容。

TLX1300 的供电电压用作其电压基准，从而提供尽可能宽的输出动态范围。上电复位电路确保 DAC 输出电压降至零伏，并保持在该电压值，直到有有效数据写入设备。掉电功能可将功耗降低至 1 微瓦以下。

TLX1300 的低功耗和小尺寸封装使其成为电池供电设备的绝佳选择。



质量等级：军温级&企军标

产品信息 (1)

产品编号	封装	封装尺寸（标准）
TLX1300	SOT23-6	1.60 mm × 2.90 mm

(1) 有关所有可用套餐，请参阅数据表末尾的订购附录。

DNL 与输出代码



目录

1 特点	2
2 应用	2
3 描述	2
4 修订历史	4
5 包装/订购信息 ⁽¹⁾	5
6 引脚配置及功能	6
7 规格	7
7.1 绝对最大额定值	7
7.2 静电放电防护等级	7
7.3 推荐操作条件	8
7.4 电气特性	9
7.5 交流和时序特性	11
7.6 典型特征	13
8 详细描述	18
8.1 概述	18
8.2 功能框图	18
8.3 功能描述	18
8.3.1 DAC 部分	18
8.3.2 电阻串	18
8.3.3 输出放大器	19
8.4 设备功能模式	19
8.4.1 关机模式	19
8.4.2 关机模式	19
8.5 编程	20
8.5.1 串行接口	20
8.5.2 输入移位寄存器	20
9 应用与实施	21
9.1 应用信息	21
9.1.1 DSP 和微处理器接口	21
9.1.1.1 ADSP - 2101 / ADSP - 2103 接口	21
9.1.1.2 80C51 / 80L51 接口	21
9.1.2 双极操作	22
10 布局	23
10.1 布局指南	23
10.2 布局示例	23
11 封装外形尺寸	24
12 磁带和卷盘信息	25

4 修订历史

注：先前版本的页码可能与当前版本的页码不同。

版本	更改日期	更改项目
A. 0	2025/10/14	初步版本已完成


5 包装/订购信息 ⁽¹⁾

订购型号	温度等级	封装类型	MSL	质量等级
JTLX1300XH6	-55 ℃ ~+125 ℃	SOT23-6	MSL1/3	企军标
JTLX1300XH6(W)	-55 ℃ ~+125 ℃	SOT23-6	MSL1/3	军温级
TLX1300XH6	-40 ℃ ~+125 ℃	SOT23-6	MSL1/3	工业级

笔记:

- (1) 此信息为指定设备的最新可用数据。数据如有更改，恕不另行通知，本文档亦可能进行修订。如需查看基于浏览器的数据表版本，请参阅右侧导航栏。
- (2) 设备上可能还有其他标记，例如批次追溯代码信息（数据代码和供应商代码）、徽标或环境类别。
- (3) TLXIC 使用符合 JEDEC 工业标准 J-STD- 20F 的通用预处理设置，在我们装配工厂对 MSL 等级进行分类。如果您的最终应用对预处理设置要求非常严格，或者您有特殊要求，请与 TLXIC 保持一致。

6 引脚配置及功能



引脚功能

引脚		输入/输出	描述
代码	编号		
V _{OUT}	1	模拟输出	模拟输出电压
GND	2	接地	为所有片上电路提供接地参考。
V _A	3	供应	电源和参考输入端应与地线 (GND) 隔离。
D _{IN}	4	数字输入	串行数据输入。数据在 $\overline{\text{SYNC}}$ 信号下降沿之后，于 SCLK 信号下降沿被时钟输入到 16 位移位寄存器中。
SCLK	5	数字的 输入	串行时钟输入。数据通过此引脚的下降沿时钟信号输入到输入移位寄存器。
$\overline{\text{SYNC}}$	6	数字输入	帧同步输入用于数据输入。当此引脚为低电平时，它会启用输入移位寄存器，并在 SCLK 的下降沿传输数据。除非 $\overline{\text{SYNC}}$ 在第 16 个时钟周期之前被拉高，否则 DAC 将在第 16 个时钟周期更新；如果 $\overline{\text{SYNC}}$ 在第 16 个时钟周期之前被拉高，则 $\overline{\text{SYNC}}$ 的上升沿将作为中断，DAC 将忽略写入序列。

7 规格

7.1 绝对最大额定值

在自由空气工作温度范围内（除非另有说明）⁽¹⁾⁽²⁾

		最小值	最大值	单位
供电电压， V_A			6.5	V
任意输入引脚上的电压		-0.3	$(V_A + 0.3)$	V
任意引脚的输入电流 ⁽³⁾			10	mA
封装输入电流 ⁽³⁾			20	mA
$T_A = 25^{\circ}\text{C}$ 时功耗		See ⁽⁴⁾		
封装热阻抗， θ_{JA} ⁽⁵⁾	SOT23 -6		250	$^{\circ}\text{C}/\text{W}$
储存温度， T_{stg}		-65	150	$^{\circ}\text{C}$

- (1) 超出“绝对最大额定值”所列应力范围的应力可能会对设备造成永久性损坏。这些仅为应力额定值，并不意味着设备在这些或任何其他超出“推荐工作条件”所示条件的情况下都能正常工作。长时间暴露于“绝对最大额定值”条件下可能会影响设备的可靠性。
- (2) 所有电压均以 $\text{GND} = 0\text{ V}$ 为基准测量。
- (3) 当任何引脚的输入电压超过电源电压（即低于 GND 或高于 V_A ），该引脚的电流必须限制在 10mA 以内。20mA 的最大封装输入电流额定值限制了输入电流为 10mA 时可以安全超过电源电压的引脚数量为两个。
- (4) 该器件的绝对最大结温 (T_{JMAX}) 为 150°C 。最大允许功耗由 T_{JMAX} 、结到环境的热阻 (θ_{JA}) 和环境温度 (T_A) 决定，可使用公式 $P_{\text{DMAX}} = (T_{\text{JMAX}} - T_A) / \theta_{\text{JA}}$ 计算。只有当器件处于严重故障状态时（例如，输入或输出引脚电压超过电源电压，或电源极性反接），才会达到最大功耗值。显然，必须始终避免这种情况。
- (5) 封装热阻抗按照 JESD -51 计算。

7.2 静电放电防护等级

以下 ESD 信息仅适用于在 ESD 防护区域内处理 ESD 敏感器件。

			数值	单位
$V_{\text{(ESD)}}$	静电放电	人体模型 (HBM)、ANSI/ ESDA / JEDEC JS001-2023	± 2000	V
		带电器件模型 (CDM)、ANSI/ ESDA / JEDEC JS -002-2022	± 1500	
		机械模型 (MM)，JESD22-A115C (2010)	± 200	



静电放电敏感性警告


静电放电损伤的程度不一，从轻微的性能下降到器件完全失效都有可能。精密集成电路可能更容易受到损伤，因为即使是很小的参数变化也可能导致器件无法达到其公布的规格。

7.3 推荐操作条件

在正常工作空气温度范围内（除非另有说明）

	最小值	最大值	单位
工作温度， T_A	-55	125	°C
供电电压 V_A	2.7	5.5	V
任意输入电压 ⁽³⁾	-0.1	$(V_A + 0.1)$	V
输出负载	0	1500	pF
SCLK 频率		30	MHz

- (1) 绝对最大额定值表示器件可能损坏的极限值。推荐工作额定值表示器件正常工作的条件，但并不保证具体的性能极限。有关保证的规格和测试条件，请参阅“电气特性”部分。保证的规格仅适用于所列的测试条件。如果器件未在所列的测试条件下运行，某些性能特性可能会下降。
- (2) 所有电压均以 $GND = 0\text{ V}$ 为基准测量。
- (3) 模拟输入端受到如下图所示的保护。输入电压幅度不超过 $V_A + 300\text{ mV}$ 或低于 $GND\ 300\text{ mV}$ 不会损坏本设备。但是，如果任何输入电压超过 V_A 或低于 GND 超过 100 mV ，则转换结果可能会出现误差。例如，如果 V_A 为 $2.7V_{DC}$ ，则应确保 $-100\text{mV} \leq \text{输入电压} \leq 2.8V_{DC}$ ，以确保转换精度。



7.4 电气特性

以下规格适用于 $V_A = 2.7\text{ V}$ 至 5.5 V 、 $R_L = 2\text{ k}\Omega$ 接地、 $C_L = 200\text{ pF}$ 接地、 $f_{\text{SCLK}} = 30\text{ MHz}$ 、输入代码范围 12 至 1011。除非另有规定，所有限制均适用于 $T_A = 25^\circ\text{C}$ 。

范围		测试条件		最小值 ⁽¹⁾	典型值 ⁽¹⁾	最大值 ⁽¹⁾	单位
静态性能							
解决		$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		10			Bits
单调性		$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		10			Bits
INL	积分非线性	Over Decimal codes 12 to 1011	$T_A = 25^{\circ}\text{C}$		-0.25/0.25		LSB
			$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		-0.39/0.34		
DNL	微分非线性	$V_A = 2.7\text{ V to } 5.5\text{ V}$	$T_A = 25^{\circ}\text{C}$		-0.07/0.15		LSB
			$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		-0.08/0.22		
ZE	零代码错误	$I_{\text{OUT}} = 0$	$T_A = 25^{\circ}\text{C}$		1.3		mV
			$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		2.5		
FSE	满量程误差	$I_{\text{OUT}} = 0$	$T_A = 25^{\circ}\text{C}$		-0.08/0.1		%FSR
			$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		-0.17/0.1		
GE	增益误差	All ones Loaded to DAC register	$T_A = 25^{\circ}\text{C}$		-0.11		%FSR
			$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		-0.22		
ZCED	零码错误漂移	$V_A = 3\text{ V}$			4.4		$\mu\text{V}/^{\circ}\text{C}$
		$V_A = 5\text{ V}$			5.4		
TC GE	增益误差温度系数	$V_A = 3\text{ V}$			-5.8		ppm/ $^{\circ}\text{C}$
		$V_A = 5\text{ V}$			-1.5		
模拟输出特性（ V_{OUT} ）							
	输出电压范围 ⁽²⁾			0		V_A	V
ZCO	零代码输出	$V_A = 3\text{ V}, I_{\text{OUT}} = 10\text{ }\mu\text{A}$			1.5	3	mV
		$V_A = 3\text{ V}, I_{\text{OUT}} = 100\text{ }\mu\text{A}$			4	6	
		$V_A = 5\text{ V}, I_{\text{OUT}} = 10\text{ }\mu\text{A}$			1.6	3	
		$V_A = 5\text{ V}, I_{\text{OUT}} = 100\text{ }\mu\text{A}$			2.8	6	
FSO	全面输出	$V_A = 3\text{ V}, I_{\text{OUT}} = 10\text{ }\mu\text{A}$			2.998	2.995	V
		$V_A = 3\text{ V}, I_{\text{OUT}} = 100\text{ }\mu\text{A}$			2.994	2.99	
		$V_A = 5\text{ V}, I_{\text{OUT}} = 10\text{ }\mu\text{A}$			4.998	4.99	
		$V_A = 5\text{ V}, I_{\text{OUT}} = 100\text{ }\mu\text{A}$			4.996	4.99	
最大负载电容		$R_L = \infty$				1500	pF
		$R_L = 2\text{ k}\Omega$				1500	
直流输出阻抗		Input Code = 7FFh			1		Ohm
I_{OS}	输出短路电流(I_{SOURCE})	$V_A = 3\text{ V}, V_{\text{OUT}} = 0\text{ V},$ Input Code = FFFh.			-35	-43	mA
		$V_A = 5\text{ V}, V_{\text{OUT}} = 0\text{ V},$ Input Code = FFFh.			-38	-45	
I_{OS}	输出短路电流(I_{SINK})	$V_A = 3\text{ V}, V_{\text{OUT}} = 3\text{ V},$ Input Code = 000h.			58	71	mA
		$V_A = 5\text{ V}, V_{\text{OUT}} = 5\text{ V},$ Input Code = 000h.			60	73	
逻辑输入							
I_{IN}	输入电流		$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$			± 1	μA
V_{IH}	输入高电压	$V_A = 3\text{ V}, T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		2.1			V
		$V_A = 5\text{ V}, T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		2.8			

电气特性 (续)

以下规格适用于 $V_A = 2.7\text{ V}$ 至 5.5 V 、 $R_L = 2\text{ k}\Omega$ 接地、 $C_L = 200\text{ pF}$ 接地、 $f_{\text{SCLK}} = 30\text{ MHz}$ 、输入代码范围 12 至 1011 的情况。除非另有规定，所有限制条件均适用于 $T_A = 25^\circ\text{C}$ 。

范围		测试条件		最小值 ⁽¹⁾	典型值 ⁽¹⁾	最大值 ⁽¹⁾	单位
V _{IL}	输入低电压	V _A = 3 V, T _{MIN} ≤ T _A ≤ T _{MAX}				0.4	V
		V _A = 5 V, T _{MIN} ≤ T _A ≤ T _{MAX}				0.6	
C _{IN}	输入引脚电容 ⁽²⁾	T _{MIN} ≤ T _A ≤ T _{MAX}			4		pF
电源要求							
I _A	供电电流（输出空载） ⁽³⁾	Normal Mode V _A = 3.6 V f _{SCLK} = 30 MHz	T _A = 25°C		134		μA
			T _{MIN} ≤ T _A ≤ T _{MAX}		141		
		Normal Mode V _A = 5.5 V f _{SCLK} = 30 MHz	T _A = 25°C		190		μA
			T _{MIN} ≤ T _A ≤ T _{MAX}		225		
		Normal Mode V _A = 3.6 V f _{SCLK} = 20 MHz	T _A = 25°C		114		μA
			T _{MIN} ≤ T _A ≤ T _{MAX}		122		
		Normal Mode V _A = 5.5 V f _{SCLK} = 20 MHz	T _A = 25°C		170		μA
			T _{MIN} ≤ T _A ≤ T _{MAX}		185		
		Normal Mode f _{SCLK} = 0 MHz	V _A = 3.6 V		93		μA
			V _A = 5.5 V		113		
		All PD Modes V _A = 3 V f _{SCLK} = 30 MHz	T _A = 25°C		43		μA
			T _{MIN} ≤ T _A ≤ T _{MAX}		48		
		All PD Modes V _A = 5 V f _{SCLK} = 30 MHz	T _A = 25°C		94		μA
			T _{MIN} ≤ T _A ≤ T _{MAX}		109		
		All PD Modes V _A = 3 V f _{SCLK} = 20 MHz	T _A = 25°C		29		μA
			T _{MIN} ≤ T _A ≤ T _{MAX}		32		
		All PD Modes V _A = 5 V f _{SCLK} = 20 MHz	T _A = 25°C		63		μA
			T _{MIN} ≤ T _A ≤ T _{MAX}		73		
All PD Modes V _A = 3.6 V f _{SCLK} = 0 MHz	T _A = 25°C		0.003		μA		
	T _{MIN} ≤ T _A ≤ T _{MAX}		0.7				
All PD Modes V _A = 5.5 V f _{SCLK} = 0 MHz	T _A = 25°C		0.006		μA		
	T _{MIN} ≤ T _A ≤ T _{MAX}		1.3				
P _C	功耗（空载输出） ⁽³⁾	Normal Mode V _A = 3.6 V f _{SCLK} = 30 MHz	T _A = 25°C		0.48		mW
			T _{MIN} ≤ T _A ≤ T _{MAX}		0.5		
		Normal Mode V _A = 5.5 V f _{SCLK} = 30 MHz	T _A = 25°C		1.05		mW
			T _{MIN} ≤ T _A ≤ T _{MAX}		1.24		
		Normal Mode V _A = 3.6 V f _{SCLK} = 20 MHz	T _A = 25°C		0.41		mW
			T _{MIN} ≤ T _A ≤ T _{MAX}		0.44		
		Normal Mode V _A = 5.5 V f _{SCLK} = 20 MHz	T _A = 25°C		0.93		mW
			T _{MIN} ≤ T _A ≤ T _{MAX}		1		
		Normal Mode f _{SCLK} = 0 MHz	V _A = 3.6 V		0.34		mW
			V _A = 5.5 V		0.62		
All PD Modes V _A = 3 V f _{SCLK} = 30 MHz	T _A = 25°C		0.13		mW		
	T _{MIN} ≤ T _A ≤ T _{MAX}		0.15				

电气特性 (续)

以下规格适用于 $V_A = 2.7\text{ V}$ 至 5.5 V 、 $R_L = 2\text{ k}\Omega$ 接地、 $C_L = 200\text{ pF}$ 接地、 $f_{\text{SCLK}} = 30\text{ MHz}$ 、输入代码范围 12 至 1011 的情况。除非另有规定，所有限制条件均适用于 $T_A = 25^\circ\text{C}$ 。

范围		测试条件		最小值 ⁽¹⁾	典型值 ⁽¹⁾	最大值 ⁽¹⁾	单位
P _C	功耗 (空载输出) ⁽³⁾	所有 PD 模式 $V_A = 5\text{ V}$ $f_{\text{SCLK}} = 30\text{ MHz}$	$T_A = 25^\circ\text{C}$		0.47		mW
			$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		0.54		
		所有 PD 模式 $V_A = 3\text{ V}$ $f_{\text{SCLK}} = 20\text{ MHz}$	$T_A = 25^\circ\text{C}$		0.09		mW
			$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		0.1		
		所有 PD 模式 $V_A = 5\text{ V}$ $f_{\text{SCLK}} = 20\text{ MHz}$	$T_A = 25^\circ\text{C}$		0.31		mW
			$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		0.37		
		所有 PD 模式 $V_A = 3.6\text{ V}$ $f_{\text{SCLK}} = 0\text{ MHz}$	$T_A = 25^\circ\text{C}$		0.01		μW
			$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		2.35		
I _{OUT} / I _A	功率效率	I _{LOAD} = 2 mA	$V_A = 5\text{ V}$		95%		
			$V_A = 3\text{ V}$		96%		

(1) 典型值是在 $T_J = 25^\circ\text{C}$ 下测得的，代表了最可能的参数规范。测试限值根据 AOQL (平均出厂质量水平) 规定。

(2) 该参数由设计和/或特性描述中指定，未经测试。生产。

(3) 该参数的值随 SCLK 和 SYNC 该参数的测试条件如下：当 $f_{\text{SCLK}} = 30\text{ MHz}$ 时， $f_{\text{SYNC}} = 176\text{ kHz}$ ；当 $f_{\text{SCLK}} = 20\text{ MHz}$ 时， $f_{\text{SYNC}} = 118\text{ MHz}$ 。

7.5 交流和时序特性

以下规格适用于 $V_A = 2.7\text{ V}$ 至 5.5 V 、 $R_L = 2\text{ k}\Omega$ 接地、 $C_L = 200\text{ pF}$ 接地、 $f_{\text{SCLK}} = 30\text{ MHz}$ 、输入代码范围 12 至 1011 的情况。除非另有规定，所有限制条件均适用于 $T_A = 25^\circ\text{C}$ 。

范围		测试 状况		最小值 ⁽¹⁾	典型值 ⁽¹⁾	最大值 ⁽¹⁾	单位
f _{SCLK}	SCLK 频率	$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$				30	MHz
t _s	输出电压稳定时间 ⁽¹⁾	100h to 300h code change $R_L = 2\text{ k}\Omega$, $T_A = 25^\circ\text{C}$	$C_L \leq 200\text{ pF}$		3		μs
			$C_L = 500\text{ pF}$		4		
		000h to 3FFh code change, $R_L = 2\text{ k}\Omega$, $T_A = 25^\circ\text{C}$	$C_L \leq 200\text{ pF}$		4		μs
			$C_L = 500\text{ pF}$		6		
SR	输出转换速率				1		V/ μs
	毛刺脉冲	Code change from 200h to 1FFh			40		nV-sec
	数字馈通				0.5		nV-sec
t _{wu}	唤醒时间	$V_A = 3\text{ V}$			5		μs
		$V_A = 5\text{ V}$			4		
1/f _{SCLK}	串行时钟频率	$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		33			ns
t _H	串行时钟高电平持续时间	$T_A = 25^\circ\text{C}$		5			ns
		$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		13			
t _L	串行时钟低电平持续时间	$T_A = 25^\circ\text{C}$		5			ns
		$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		13			
t _{SUCL}	同步至串行时钟上升沿的建立时间	$T_A = 25^\circ\text{C}$		-15			ns
		$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		0			

(1) 该参数由设计和/或特性描述中规定，在生产过程中不进行测试。

交流和时序特性（续）

以下规格适用于 $V_A \leq 2.7\text{ V}$ 至 5.5 V 、 $R_L = 2\text{ k}\Omega$ 接地、 $C_L = 200\text{ pF}$ 接地、 $f_{\text{SCLK}} = 30\text{ MHz}$ 、输入代码范围 12 至 1011 的情况。除非另有规定，所有限制条件均适用于 $T_A = 25^\circ\text{C}$ 。

范围		测试条件		最小值 (1)	典型值 (1)	最大值 (1)	单位
t_{SUD}	数据建立时间	$T_A = 25^\circ\text{C}$		4			ns
		$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		5			
t_{DHD}	数据保持时间	$T_A = 25^\circ\text{C}$		4			ns
		$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$		5			
t_{CS}	SCLK 下降到 $\overline{\text{SYNC}}$ 上升的时间	$V_A = 3\text{ V}$	$T_A = 25^\circ\text{C}$	3			ns
			$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$	5			
		$V_A = 5\text{ V}$	$T_A = 25^\circ\text{C}$	3			ns
			$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$	5			
t_{SYNC}	$\overline{\text{SYNC}}$ 高电平时间	$2.7 \leq V_A \leq 3.6$	$T_A = 25^\circ\text{C}$	10			ns
			$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$	20			
		$3.6 \leq V_A \leq 5.5$	$T_A = 25^\circ\text{C}$	6			ns
			$T_{\text{MIN}} \leq T_A \leq T_{\text{MAX}}$	10			




图 1. 输入/输出传输特性




图 2. TLX1300 时序

7.6 典型特征

注：本说明之后提供的图表是基于有限数量的样本的统计摘要，仅供参考。

$f_{\text{SCLK}} = 30 \text{ MHz}$, $T_A = 25^\circ\text{C}$, 输入代码范围为 12 至 1011, 除非另有说明。




图 3. DNL在 $V_A = 3 \text{ V}$ 处




图 4. $V_A = 5 \text{ V}$ 时的 DNL




图 5. $V_A = 3 \text{ V}$ 时的 INL




图 6. $V_A = 5 \text{ V}$ 时的 INL




图 7. $V_A = 3 \text{ V}$ 时的 TUE




图 8. $V_A = 5 \text{ V}$ 时的 TUE

典型特征 (续)

注：本说明之后提供的图表是基于有限数量的样本的统计摘要，仅供参考。

$f_{SCLK} = 30 \text{ MHz}$, $T_A = 25^\circ\text{C}$, 输入代码范围为 12 至 1011, 除非另有说明。






图9. DNL与 V_A 图10. INL与 V_A 图11. 3V DNL对比 f_{SCLK} 图12. 5V DNL对比 f_{SCLK} 

图13. 3V DNL与时钟占空比




图14. 5V DNL与时钟占空比

典型特征（续）

注：本说明之后提供的图表是基于有限数量的样本的统计摘要，仅供参考。
 $f_{SCLK} = 30\text{ MHz}$ ， $T_A = 25\text{ }^{\circ}\text{C}$ ，输入代码范围为 12 至 1011，除非另有说明。




图15. 3V DNL与温度




图16. 3V INL与 f_{SCLK}




图17. 5V INL在 f_{SCLK}




图18. 3V INL时钟占空比




图19. 5V INL与时钟占空比




图20. 3V INL与温度

典型特征 (续)

注：本说明之后提供的图表是基于有限数量的样本的统计摘要，仅供参考。

$f_{SCLK} = 30 \text{ MHz}$, $T_A = 25^\circ\text{C}$, 输入代码范围为 12 至 1011, 除非另有说明。




图21. 5V INL与温度



图22. 零码错误与 f_{SCLK} 的关系

图23. 零代码错误与时钟占空比




图24. 零代码错误与温度的关系



图25. 满量程误差与 f_{SCLK} 的关系

图26. 满量程误差与时钟占空比的关系

典型特征 (续)

注：本说明之后提供的图表是基于有限数量的样本的统计摘要，仅供参考。

$f_{SCLK} = 30 \text{ MHz}$, $T_A = 25^\circ\text{C}$, 输入代码范围为 12 至 1011, 除非另有说明。




图27. 满量程误差与温度的关系



图28. 供电电流与 V_A 的关系

图29. 供电电流与温度的关系




图30. 5V故障响应




图31. 3V唤醒时间




图32. 5V唤醒时间


8 详细描述

8.1 概述

TLX1300 是一款功能齐全的通用型 10 位电压输出数模转换器(DAC)，具有 6 μ s 的建立时间。DAC 的输出控制通过 3 线 SPI 接口实现。DAC 输出设置完成后，除非需要更改输出条件，否则无需与 DAC 进行额外的通信。同样地，TLX1300 的上电状态为 0V。DAC 输出将保持 0V，直到发出有效的写入序列。

TLX1300 的一个独特优势在于其 SPI™ 输入引脚的逻辑电平。SCLK、DIN 和 $\overline{\text{SYNC}}$ 与 V_A 无关。这一特性在模拟电路以 5V 电压运行以最大化信噪比，而数字逻辑以 3V 电压运行以节省功耗的应用中具有优势。

8.2 功能框图



8.3 功能描述

8.3.1 DAC 部分

TLX1300 采用 CMOS 工艺制造，其架构由开关和电阻串组成，后接输出缓冲器。电源用作参考电压。输入编码为纯二进制，理想输出电压为：

$$V_{OUT} = V_A \times (D / 1024)$$

在哪里

- D 是加载到 DAC 寄存器中的二进制代码的十进制等效值，可以取 0 到 1023 之间的任何值。
(1)

8.3.2 电阻串

图 33 所示为电阻串。该电阻串由 1024 个阻值相等的电阻组成，每两个电阻的连接点处都设有一个开关，此外还有一个接地开关。加载到 DAC 寄存器中的代码决定哪个开关闭合，从而将正确的节点连接到放大器。这种配置确保 DAC 具有单调性。

功能描述（持续）




图 33. DAC 电阻串

8.3.3 输出放大器

输出缓冲放大器为轨到轨式，输出电压范围为 0V 至 V_A 。所有放大器，即使是轨到轨式放大器，在输出电压接近电源轨（本例中为 0V 和 V_A ）时，线性度都会下降。因此，线性度是在 DAC 输出范围的一定范围内测得的。放大器的输出特性详见“电气特性”部分。

8.4 设备功能模式

8.4.1 关机模式

上电复位电路控制上电期间的输出电压。上电后，DAC 寄存器被填充为零，输出电压为 0V，并保持该状态，直到向 DAC 发送有效的写入序列。

8.4.2 关机模式

TLX1300 有四种工作模式。这些模式由控制寄存器中的两位（DB13 和 DB12）设置。

表1. 运行模式

DB13	DB12	操作模式
0	0	正常运行
0	1	关机 1kΩ至 接地
1	0	关机 100kΩ至 接地
1	1	关机高阻抗

当 DB13 和 DB12 都为 0 时，器件正常工作。对于这些位的其他三种可能组合，供电电流降至掉电电平，输出被拉低至 1 kΩ 或 100 KΩ电阻器，或处于高阻抗状态，如表 1 所述。

在任何掉电模式下，偏置发生器、输出放大器、电阻串和其他线性电路都会关闭。但是，DAC 寄存器的内容在掉电状态下不受影响，因此从掉电状态恢复后，输出电压会恢复到掉电前的电压。关机。

在断电模式下，SCLK 被禁用， $\overline{\text{SYNC}}$ 和 DIN 空闲状态为低电平，此时功耗最低。根据交流和时序特性表，断电退出时间（唤醒时间）通常为 t_{wu} 微秒。

8.5 编程

8.5.1 串行接口

该三线接口兼容 SPI、QSPI 和 MICROWIRE，以及大多数 DSP。有关写入顺序的信息，请参阅时序图。

写入序列首先将 $\overline{\text{SYNC}}$ 线路拉低。线路 $\overline{\text{SYNC}}$ 拉低后，DIN 线上的数据会在 SCLK 的下降沿被时钟输入到 16 位串行输入寄存器中。在第 16 个时钟下降沿，最后一个数据位被时钟输入，并执行已编程的功能（例如改变操作模式和/或改变 DAC 寄存器的内容）。此时，线路 $\overline{\text{SYNC}}$ 可以保持低电平或拉高。无论哪种情况，在下一次写入序列开始之前，线路都必须保持拉高至少指定的时间，因为 SCLK 的下降沿 $\overline{\text{SYNC}}$ 可以启动下一个写入周期。

由于 $\overline{\text{SYNC}}$ 和 DIN 缓冲器在高电平时会消耗更多电流，因此在写入序列之间必须将其置于低电平状态，以最大限度地降低功耗。

8.5.2 输入移位寄存器

输入移位寄存器（图 34）有 16 位。前两位为无关位，后两位用于确定工作模式（正常模式或三种掉电模式之一）。串行输入寄存器的内容在 SCLK 的第 16 个下降沿传输到 DAC 寄存器。参见图 2。




图34. 输入寄存器内容

通常情况下， $\overline{\text{SYNC}}$ 该线路至少在 SCLK 的 16 个下降沿保持低电平，DAC 在第 16 个下降沿更新。SCLK 下降沿。但是，如果 $\overline{\text{SYNC}}$ 在第 16 个下降沿之前 SCLK 被置高，则移位寄存器将被复位，写入序列无效。DAC 寄存器不会更新，工作模式或输出电压也不会发生变化。

9 应用与实施

以下应用章节中的信息并非 TLXIC 组件规范的一部分，TLXIC 不保证其准确性或完整性。TLXIC 的客户有责任确定组件是否适合其用途。客户应验证并测试其设计实现，以确认系统功能。

9.1 应用信息

9.1.1 DSP 和微处理器接口

TLX1300 的结构简单，使用方便。然而，需要注意的是，任何以电源电压作为参考电压的数据转换器，其电源抑制比 (PSRR) 都几乎为零。因此，必须为该器件提供无噪声的电源电压。

TLX1300 与微处理器和 DSP 的接口连接非常简单。以下指南旨在加快设计过程。

9.1.1.1 ADSP - 2101 / ADSP - 2103 接口

TLX1300 与 ADSP - 2101/ ADSP - 2103 之间的串行接口。DSP 必须设置为 SPORT 发射交替帧模式。它通过 SPORT 控制寄存器进行编程，并且必须配置为内部时钟操作、低电平有效帧模式和 16 位字长。启用 SPORT 模式后，通过向 Tx 寄存器写入一个字来启动传输。




图35. ADSP -2101/ 2103接口

9.1.1.2 80C51 / 80L51 接口

TLX1300 之间的串行接口 图 36 所示为 80C51 / 80L51 微控制器。SYNC 信号来自微控制器上的一个位可编程引脚。此处示例使用端口线 P3.3。当要向 TLX1300 发送数据时，该线被拉低。由于 80C51 / 80L51 发送 8 位字节，因此在发送周期中只有八个下降沿。要将数据加载到 DAC 中，在发送完前 8 位后，必须将 P3.3 线保持低电平。启动第二个写入周期以发送第二个字节的数据，之后将端口线 P3.3 拉高。80C51 / 80L51 的发送例程必须识别出 80C51 / 80L51 以 LSB 先发送数据，而 TLX1300 要求以 MSB 先发送数据。




图36. 80C51 / 80L51接口

9.1.2 双极操作

TLX1300 设计为单电源供电，因此具有单极性输出。但是，使用图 37 所示的电路可以获得双极性输出。该电路可提供 $\pm 5\text{ V}$ 的输出电压范围。如果放大器电源电压限制在 $\pm 5\text{ V}$ ，则必须使用轨到轨放大器。




图37.双极操作

对于任何代码，该电路的输出电压为

$$V_O = (V_A \times (D / 1024) \times ((R_1 + R_2) / R_1) - V_A \times R_2 / R_1$$

在哪里

- D 是以十进制形式表示的输入代码。

(2)

当 $V_A = 5\text{ V}$ 且 $R_1 = R_2$ 时，

$$V_O = (10 \times D / 1024) - 5\text{ V}$$

(3)

10 布局

10.1 布局指南

精密模拟元件需要精心布局、充分旁路以及干净、稳压良好的电源。施加到 V_A 的电源必须稳定且低噪声。开关电源和 DC/DC 转换器通常会在输出电压上产生高频毛刺或尖峰。此外，数字元件在内部逻辑开关状态变化时会产生类似的高频尖峰噪声。这种噪声很容易通过电源连接和模拟输出之间的各种路径耦合到 DAC 输出电压中。与 GND 连接一样， V_A 必须连接到与数字逻辑连接分离的电源层或走线上，直到它们在电源输入点连接为止。

必须用 10 伏电阻旁路 TLX1300 电源。 μF 和 $0.1 \mu\text{F}$ 电容应尽可能靠近器件，其中 $0.1 \mu\text{F}$ 电容应直接接在器件的电源引脚上。必须使用 μF 电容器是钽型，且为 $0.1 \mu\text{F}$ 电容必须是低 ESL、低 ESR 类型。TLX1300 的电源只能用于模拟电路。

TLX1300 的印刷电路板必须具有独立的模拟区域和数字区域。这些区域由模拟电源层和数字电源层的位置定义。这两个电源层必须位于同一电路板层。必须只有一个接地层。如果数字回流电流不流经模拟接地区域，则最好使用单个接地层。通常，单个接地层设计会采用栅栏技术来防止模拟和数字接地电流混合。只有当栅栏技术不足以防止混合时，才必须使用独立的接地层。独立的接地层必须连接在同一位置，最好靠近 TLX1300。务必特别注意确保具有快速边沿速率的数字信号不会流经分离的接地层。它们在其走线下方必须始终有连续的回流路径。

避免模拟信号和数字信号交叉，并将时钟线 and 数据线置于电路板的元件侧。时钟线和数据线的阻抗必须受到控制。

10.2 布局示例








图38. 典型布局

11 封装外形尺寸

SOT23-6⁽³⁾



RECOMMENDED LAND PATTERN (Unit: mm)




代码	尺寸单位：毫米		尺寸单位：英寸	
	最小值	最大值	最小值	最大值
A ⁽¹⁾	1.050	1.250	0.041	0.049
A1	0.000	0.100	0.000	0.004
A2	1.050	1.150	0.041	0.045
b	0.300	0.500	0.012	0.020
c	0.100	0.200	0.004	0.008
D ⁽¹⁾	2.820	3.020	0.111	0.119
E ⁽¹⁾	1.500	1.700	0.059	0.067
E1	2.650	2.950	0.104	0.116
e	0.950(BSC) ⁽²⁾		0.037(BSC) ⁽²⁾	
e1	1.800	2.000	0.071	0.079
L	0.300	0.600	0.012	0.024
θ	0°	8°	0°	8°

笔记：
1.每边最大凸起部分（0.15mm）的塑料或金属凸起部分不包含在内。
2. BSC（中心间距基本值），“基本”间距是标称间距。
3. 本图纸如有更改，恕不另行通知。

12 磁带和卷盘信息

卷盘尺寸 磁带尺寸



注：图片仅供参考，请以实物为准。

卷带式磁带的参数列表

封装类型	卷轴直径	卷筒宽度 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P0 (mm)	P1 (mm)	P2 (mm)	W (mm)	Pin1 Quadrant
SOT23-6	7"	9.5	3.17	3.23	1.37	4.0	4.0	2.0	8.0	Q3

- 笔记：
- 1. 所有尺寸均为标称尺寸。
 - 2. 每边最大凸起部分（0.15mm）不包括在内。