

无锡泰连芯科技有限公司

TLX32F407XG
基于 Arm® Cortex® -M4F 内核的 32 位微控制器

2026年01月

1 产品特性

■ 内核

- 带有 FPU 的 32 位 Arm® Cortex®-M4F 内核
- 最高 168MHz 工作频率

■ 存储器及接口

- Flash: 容量最高为 1MB
- SRAM: 系统 (192KB) + 备份 (4KB)
- EMMC: 支持 CF 卡、SRAM、PSRAM、SDRAM、NOR 和 NAND 存储器

■ 时钟

- HSECLK: 支持 4~26MHz 外部晶体/陶瓷振荡器
- LSECLK: 支持 32.768KHz 晶体/陶瓷振荡器
- HSICLK: 出厂校准的 16MHz RC 振荡器
- LSICLK: 支持 28KHz RC 振荡器
- PLL1: 主锁相环, 由四个参数配置输出频率
- PLL2: 专门给 I2S 提供时钟信号的锁相环, 由三个参数配置输出频率

■ 电源与电源管理

- VDD 范围: 1.8~3.6V
- VDDA 范围: 1.8~3.6V
- 备份域电源 VBAT 范围: 1.65V~3.6V
- 支持上电/掉电/欠压复位 (POR/PDR/BOR)
- 支持可编程电源电压检测器 (PVD)

■ 低功耗模式

- 支持睡眠、停机、待机三种模式

■ DMA

- 两个 DMA, 每个 DMA 有 8 个数据流, 共 16 个

■ 调试接口

- JTAG
- SWD

■ I/O

- 最多有 140 个 I/O
- 所有 I/O 都可以映射到外部中断向量

■ 质量等级: 军温级&企军标

■ 芯片重量

- TLX32F407VGT6: 665mg
- TLX32F407IGT7: 1.83g

- 最多有 139 个容忍 5V 输入的 I/O

■ 通信外设

- 4 个 USART, 2 个 UART, 支持 ISO7816、LIN 和 IrDA 等功能
- 3 个 I2C, 支持 SMBus/PMBus
- 3 个 SPI (2 个可复用 I2S)
- 2 个 CAN
- 3 个 USB_OTG 控制器
- 1 个 SDIO 接口
- 1 个 Ethernet

■ 模拟外设

- 3 个 12 位的 ADC
- 2 个 12 位的 DAC

■ 定时器

- 2 个可以提供 7 通道 PWM 输出的 16 位高级定时器 TMR1/8, 支持死区生成和刹车输入等功能
- 2 个 32 位通用定时器 TMR2/5, 每个定时器有 4 个独立通道可以用来输入捕获、输出比较、PWM 与脉冲计数等功能
- 8 个 16 位通用定时器 TMR3/4/9/10/11/12/13/14, 每个定时器有 2 个独立通道可以用来输入捕获、输出比较、PWM 与脉冲计数等功能
- 2 个 16 位基本定时器 TMR6/7
- 2 个看门狗定时器: 一个独立看门狗 IWDG 和一个窗口看门狗 WWDG
- 1 个 24 位自减型系统定时器 Sys Tick Timer

■ RTC

- 支持日历功能
- 可从停机/待机模式下报警和定期唤醒

■ CRC 计算单元

■ 国密算法

- BN
- SM3
- SM4

■ 96 位唯一设备 ID

目录

1	产品特性	2
2	产品信息	5
3	引脚信息	7
3.1	引脚分布	7
3.2	引脚功能描述	12
3.3	GPIO 复用功能配置	30
4	功能描述	43
4.1	系统架构	43
4.1.1	系统框图	44
4.1.2	地址映射	45
4.1.3	启动配置	47
4.2	内核	47
4.3	中断控制器	48
4.3.1	嵌套的向量式中断控制器(NVIC)	48
4.3.2	外部中断/事件控制器(EINT)	48
4.4	片上存储器	48
4.4.1	可配置的外部存储控制器 (EMMC)	48
4.4.2	液晶显示器并行接口 (LCD)	48
4.5	时钟	49
4.5.1	时钟树	49
4.5.2	时钟源	50
4.5.3	系统时钟	50
4.5.4	总线时钟	50
4.5.5	锁相环	50
4.6	电源与电源管理	50
4.6.1	电源方案	50
4.6.2	调压器	50
4.6.3	电源电压监控器	51
4.7	低功耗模式	51
4.8	DMA	51
4.9	GPIO	51
4.10	通信外设	52
4.10.1	USART/UART	52
4.10.2	I2C	52
4.10.3	SPI/I2S	52
4.10.4	CAN	52
4.10.5	USB_OTG	52
4.10.6	Ethernet	53
4.10.7	SDIO	53
4.11	模拟外设	53
4.11.1	ADC	53
4.11.2	DAC	53
4.12	定时器	54
4.13	RTC	55
4.13.1	备份域	55
4.14	RNG	55
4.15	DCI	55
4.16	CRC	55
4.17	加密算法	56
5	电气特性	57
5.1	电气特性测试条件	57
5.1.1	最大值和最小值	57
5.1.2	典型值	57

5.1.3	典型曲线	57
5.1.4	电源方案	58
5.1.5	负载电容	59
5.2	通用工作条件下的测试	59
5.3	绝对最大额定值	60
5.3.1	最大温度特性	60
5.3.2	最大额定电压特性	60
5.3.3	最大额定电流特性	60
5.3.4	静电放电 (ESD)	61
5.3.5	静态栓锁 (LU)	61
5.4	片上存储器	61
5.4.1	Flash 特性	61
5.5	时钟	62
5.5.1	外部时钟源特性	62
5.5.2	内部时钟源特性	63
5.5.3	PLL 特性	63
5.6	电源与电源管理	64
5.6.1	上电/掉电特性	64
5.6.2	内嵌复位和电源控制模块特性测试	64
5.7	功耗	65
5.7.1	功耗测试环境	65
5.7.2	运行模式功耗	66
5.7.3	睡眠模式功耗	69
5.7.4	停机模式功耗	70
5.7.5	待机模式功耗	70
5.7.6	外设功耗	70
5.7.7	备份域功耗	72
5.8	低功耗模式唤醒时间	73
5.9	I/O 端口特性	73
5.10	NRST 引脚特性	75
5.11	通信外设	76
5.11.1	I2C 外设特性	76
5.11.2	SPI 外设特性	77
5.12	模拟外设	79
5.12.1	ADC	79
5.12.2	DAC	81
6	封装信息	82
6.1	LQFP176 封装信息	82
6.2	LQFP144 封装信息	84
6.3	LQFP100 封装信息	86
6.4	LQFP64 封装信息	88
6.5	BGA176 封装信息	90
6.6	BGA100 封装信息	92
7	包装信息	95
7.1	带状包装	95
7.2	托盘包装	96
8	订货信息	98
9	常用功能模块命名	100

2 产品信息

TLX32F407xG 产品功能和外设配置请参阅下表。

表格 1 TLX32F407xG 系列芯片功能和外设

产品		TLX32F407					
型号		RGTx	VGTx	VGHx	ZGTx	IGTx	IGH6
封装		LQFP64	LQFP100	BGA100	LQFP144	LQFP176	BGA176
内核及最大工作频率		Arm® Cortex®-M4F 32-bit @168MHz					
工作电压		1.8~3.6V					
Flash(KB)		1024					
系统+备份 SRAM(KB)		192+4					
SMC		0			1		
DMC		0			1		
GPIOs		51	82		114	140	
通信接口	USART/UART	4/6					
	SPI/I2S	3/2					
	I2C	3					
	OTG_FS	1					
	OTG_HS	2					
	CAN	2					
	Ethernet	1					
	SDIO	1					
定时器	16 位高级	2					
	32 位通用	2					
	16 位通用	8					
	16 位基本	2					

产品		TLX32F407					
型号		RGTx	VGTx	VGHx	ZGTx	IGTx	IGH6
封装		LQFP64	LQFP100	BGA100	LQFP144	LQFP176	BGA176
	系统滴答定时器	1					
	看门狗	2					
实时时钟		1					
DCI		0	1				
RNG		1					
12 位 ADC	单元	3					
	通道	16			24		
12 位 DAC	单元	2					
	通道	2					
工作温度		环境温度：-40℃ 至 85℃ /-40℃ 至 105℃					
		结温度：-40℃ 至 105℃/-40℃ 至 125℃					

注：x=6 时，环境温度为-40°C 至 85°C，结温度为-40°C 至 105°C；
x=7 时，环境温度为-40°C 至 105°C，结温度为-40°C 至 125°C。

3 引脚信息

3.1 引脚分布

图 1 TLX32F407xG 系列 LQFP176 引脚分布图




图 2 TLX32F407xG 系列LQFP144 引脚分布图




图 3 TLX32F407xG 系列LQFP100 引脚分布图




图 4 TLX32F407xG 系列LQFP64 引脚分布图





图 5 TLX32F407xG 系列BGA176 引脚分布图

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
A	PE3	PE2	PE1	PE0	PB8	PB5	PG14	PG13	PB4	PB3	PD7	PC12	PA15	PA14	PA13
B	PE4	PE5	PE6	PB9	PB7	PB6	PG15	PG12	PG11	PG10	PD6	PD0	PC11	PC10	PA12
C	VBAT	PI7	PI6	PI5	VDD	PDR_ON	VDD	VDD	VDD	PG9	PD5	PD1	PI3	PI2	PA11
D	PC13	PI8	PI9	PI4	VSS	BOOT0	VSS	VSS	VSS	PD4	PD3	PD2	PH15	PH1	PA10
E	PC14	PF0	PI10	PI11								PH13	PH14	PI0	PA9
F	PC15	VSS	VDD	PH2		VSS	VSS	VSS	VSS	VSS		VSS	VCAP_2	PC9	PA8
G	PH0	VSS	VDD	PH3		VSS	VSS	VSS	VSS	VSS		VSS	VDD	PC8	PC7
H	PH1	PF2	PF1	PH4		VSS	VSS	VSS	VSS	VSS		VSS	VDD	PG8	PC6
J	NRST	PF3	PF4	PH5		VSS	VSS	VSS	VSS	VSS		VDD	VDD	PG7	PG6
K	PF7	PF6	PF5	VDD		VSS	VSS	VSS	VSS	VSS		PH12	PG5	PG4	PG3
L	PF10	PF9	PF8	BYPASS_RE G								PH11	PH10	PD15	PG2
M	VSSA	PC0	PC1	PC2	PC3	PB2	PG1	VSS	VSS	VCAP_1	PH6	PH8	PH9	PD14	PD13
N	VREF-	PA1	PA0	PA4	PC4	PF13	PG0	VDD	VDD	VDD	PE13	PH7	PD12	PD11	PD10
P	VREF+	PA2	PA6	PA5	PC5	PF12	PF15	PE8	PE9	PE11	PE14	PB12	PB13	PD9	PD8
R	VDDA	PA3	PA7	PB1	PB0	PF11	PF14	PE7	PE10	PE12	PE15	PB10	PB11	PB14	PB15

图 6 TLX32F407xG 系列BGA100 引脚分布图



3.2 引脚功能描述

表格 2 输出引脚表中使用的图例/缩写

名称		缩写	定义
引脚名称		除非引脚名称下方的括号中另有规定，否则复位期间和复位后的引脚功能与实际引脚名称相同	
引脚类型		P	电源引脚
		I	仅输入引脚
		I/O	I/O 引脚
I/O 结构		5T	5V 容忍 I/O
		STDA	3.3V 标准、直接连接到ADC 的 I/O
		STD	3.3V 标准 I/O
		B	专用 Boot0 引脚
		RST	内置上拉电阻的双向复位引脚
注意		除非注释另有规定，否则复位期间和复位后，所有 I/O 都设置为浮空输入	
引脚功能	默认复用功能	通过外设寄存器直接选择/启用此功能	
	重定义功能	通过 AFIO 的重映射寄存器选择此功能	

表格 3 TLX32F407xG 按引脚序号排序描述

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
PE2	I/O	5T	TRACECK, SMC_A23, ETH_MII_TXD3, EVENTOUT	-	-	1	B2	1	1	A2
PE3	I/O	5T	TRACED0, SMC_A19, EVENTOUT	-	-	2	A1	2	2	A1
PE4	I/O	5T	TRACED1, SMC_A20, DCI_D4, EVENTOUT	-	-	3	B1	3	3	B1
PE5	I/O	5T	TRACED2, SMC_A21, TMR9_CH1, DCI_D6, EVENTOUT	-	-	4	C2	4	4	B2
PE6	I/O	5T	TRACED3, SMC_A22,	-	-	5	D2	5	5	B3

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
			TMR9_CH2, DCI_D7, EVENTOUT							
V _{BAT}	P	-	-	-	1	6	E2	6	6	C1
PI8	I/O	5T	EVENTOUT, DMC_CAS	RTC_TAM P1, RTC_TAM P2, RTC_TS	-	-	-	-	7	D2
PC13	I/O	5T	EVENTOUT	RTC_OUT , RTC_TAM P1, RTC_TS	2	7	C1	7	8	D1
PC14- OSC32_IN (PC14)	I/O	5T	EVENTOUT	OSC32_I N	3	8	D1	8	9	E1
PC15- OSC32_O UT (PC15)	I/O	5T	EVENTOUT	OSC32_O UT	4	9	E1	9	10	F1
PI9	I/O	5T	CAN1_RX, EVENTOUT, DMC_RAS	-	-	-	-	-	11	D3
PI10	I/O	5T	ETH_MII_RX_ER, EVENTOUT, DMC_CS	-	-	-	-	-	12	E3
PI11	I/O	5T	OTG_HS_ULPI_D IR, EVENTOUT, DMC_BA	-	-	-	-	-	13	E4
V _{SS}	P	-	-	-	-	-	D3	-	14	F2
V _{DD}	P	-	-	-	-	-	C4	-	15	F3
PF0	I/O	5T	SMC_A0, DMC_A10, I2C2_SDA, EVENTOUT	-	-	-	-	10	16	E2
PF1	I/O	5T	SMC_A1, DMC_A0,	-	-	-	-	11	17	H3

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
			I2C2_SCL, EVENTOUT							
PF2	I/O	5T	SMC_A2, DMC_A1, I2C2_SMBAL, EVENTOUT	-	-	-	-	12	18	H2
PF3	I/O	5T	SMC_A3, DMC_A2, EVENTOUT	ADC3_IN 9	-	-	-	13	19	J2
PF4	I/O	5T	SMC_A4, DMC_A3, EVENTOUT	ADC3_IN 14	-	-	-	14	20	J3
PF5	I/O	5T	SMC_A5, EVENTOUT	ADC3_IN 15	-	-	-	15	21	K3
V _{SS}	P	-	-	-	-	10	F2	16	22	G2
V _{DD}	P	-	-	-	-	11	G2	17	23	G3
PF6	I/O	5T	TMR10_CH1, SMC_NIORD, DMC_A4, EVENTOUT	ADC3_IN 4	-	-	-	18	24	K2
PF7	I/O	5T	TMR11_CH1, SMC_NREG, DMC_A5, EVENTOUT	ADC3_IN 5	-	-	-	19	25	K1
PF8	I/O	5T	TMR13_CH1, SMC_NIOWR, DMC_A6, EVENTOUT	ADC3_IN 6	-	-	-	20	26	L3
PF9	I/O	5T	TMR14_CH1, SMC_CD, DMC_A7 EVENTOUT	ADC3_IN 7	-	-	-	21	27	L2
PF10	I/O	5T	SMC_INTR, DMC_A8 EVENTOUT	ADC3_IN 8	-	-	-	22	28	L1
PH0- OSC_IN (PH0)	I/O	5T	EVENTOUT	OSC_IN	5	12	F1	23	29	G1
PH1- OSC_OUT	I/O	5T	EVENTOUT	OSC_OUT	6	13	G1	24	30	H1

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
(PH1)										
NRST	I/O	RST	-	-	7	14	H2	25	31	J1
PC0	I/O	5T	OTG_HS_ULPI_S TP, EVENTOUT	ADC123_I N10	8	15	H1	26	32	M2
PC1	I/O	5T	ETH_MDC, EVENTOUT	ADC123_I N11	9	16	J2	27	33	M3
PC2	I/O	5T	SPI2_MISO, OTG_HS_ULPI_D IR, ETH_MII_TXD2, I2S2ext_SD, EVENTOUT	ADC123_I N12	10	17	J3	28	34	M4
PC3	I/O	5T	SPI2_MOSI, I2S2_SD, OTG_HS_ULPI_N XT, ETH_MII_TX_CL K, EVENTOUT	ADC123_I N13	11	18	K2	29	35	M5
VDD	P	-	-	-	-	19	-	30	36	-
VSSA	P	-	-	-	12	20	J1	31	37	M1
VREF-	P	-	-	-	-	-	K1	-	-	N1
VREF+	P	-	-	-	-	21	L1	32	38	P1
VDDA	P	-	-	-	13	22	M1	33	39	R1
PA0- WKUP (PA0)	I/O	5T	USART2_CTS, UART4_TX, ETH_MII_CRS, TMR2_CH1_ETR, TMR5_CH1, TMR8_ETR, EVENTOUT	WKUP, ADC123_I N0	14	23	L2	34	40	N3
PA1	I/O	5T	USART2_RTS, UART4_RX, ETH_RMII_REF_ CLK, ETH_MII_RX_CL K,	ADC123_I N1	15	24	M2	35	41	N2

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
			TMR5_CH2, TMR2_CH2, EVENTOUT							
PA2	I/O	5T	USART2_TX, TMR5_CH3, TMR9_CH1, TMR2_CH3, ETH_MDIO, EVENTOUT	ADC123_I N2	16	25	K3	36	42	P2
PH2	I/O	5T	ETH_MII_CRS, EVENTOUT	-	-	-	-	-	43	F4
PH3	I/O	5T	ETH_MII_COL, EVENTOUT, DMC_A9	-	-	-	-	-	44	G4
PH4	I/O	5T	I2C2_SCL, OTG_HS_ULPI_N XT, EVENTOUT	-	-	-	-	-	45	H4
PH5	I/O	5T	I2C2_SDA, EVENTOUT	-	-	-	-	-	46	J4
PA3	I/O	5T	USART2_RX, TMR5_CH4, TMR9_CH2, TMR2_CH4, OTG_HS_ULPI_D 0, ETH_MII_COL, EVENTOUT, DMC_CKE	ADC123_I N3	17	26	L3	37	47	R2
V _{SS}	P	-	-	-	18	27	F11	38	-	-
BYPASS_ REG	I	5T	-	-	-	-	-	-	48	L4
V _{DD}	P	-	-	-	19	28	G11	39	49	K4
PA4	I/O	STDA	SPI1_NSS, SPI3_NSS, USART2_CK, DCI_HSYNCR, OTG_HS_SOF, I2S3_WS, EVENTOUT	DAC_OU T1, ADC12_I N4	20	29	M3	40	50	N4

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
PA5	I/O	STDA	SPI1_SCK, OTG_HS_ULPI_C K, TMR2_CH1_ETR, TMR8_CH1N, EVENTOUT	DAC_OU T2, ADC12_I N5	21	30	K4	41	51	P4
PA6	I/O	5T	SPI1_MISO, TMR8_BKIN, TMR13_CH1, DCI_PIXCLK, TMR3_CH1, TMR1_BKIN, EVENTOUT	ADC12_I N6	22	31	L4	42	52	P3
PA7	I/O	5T	SPI1_MOSI, TMR8_CH1N, TMR14_CH1, TMR3_CH2, ETH_MII_RX_DV, TMR1_CH1N, ETH_RMII_CRS_ DV, EVENTOUT	ADC12_I N7	23	32	M4	43	53	R3
PC4	I/O	5T	ETH_RMII_RX_D 0, ETH_MII_RX_D0, EVENTOUT	ADC12_I N14	24	33	K5	44	54	N5
PC5	I/O	5T	ETH_RMII_RX_D 1, ETH_MII_RX_D1, EVENTOUT	ADC12_I N15	25	34	L5	45	55	P5
PB0	I/O	5T	TMR3_CH3 TMR8_CH2N, OTG_HS_ULPI_D 1, ETH_MII_RXD2, TMR1_CH2N, EVENTOUT	ADC12_I N8	26	35	M5	46	56	R5
PB1	I/O	5T	TMR3_CH4 TMR8_CH3N,	ADC12_I N9	27	36	M6	47	57	R4

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
			OTG_HS_ULPI_D 2, ETH_MII_RXD3, TMR1_CH3N, EVENTOUT							
PB2- BOOT1 (PB2)	I/O	5T	EVENTOUT	-	28	37	L6	48	58	M6
PF11	I/O	5T	DCI_D12, EVENTOUT, DMC_UDQM	-	-	-	-	49	59	R6
PF12	I/O	5T	SMC_A6, EVENTOUT	-	-	-	-	50	60	P6
V _{SS}	P	-	-	-	-	-	F12	51	61	M8
V _{DD}	P	-	-	-	-	-	G12	52	62	N8
PF13	I/O	5T	SMC_A7, EVENTOUT	-	-	-	-	53	63	N6
PF14	I/O	5T	SMC_A8, EVENTOUT	-	-	-	-	54	64	R7
PF15	I/O	5T	SMC_A9, EVENTOUT	-	-	-	-	55	65	P7
PG0	I/O	5T	SMC_A10, EVENTOUT	-	-	-	-	56	66	N7
PG1	I/O	5T	SMC_A11, DMC_CK, EVENTOUT	-	-	-	-	57	67	M7
PE7	I/O	5T	SMC_D4, TMR1_ETR, EVENTOUT	-	-	38	M7	58	68	R8
PE8	I/O	5T	SMC_D5, TMR1_CH1N, EVENTOUT	-	-	39	L8	59	69	P8
PE9	I/O	5T	SMC_D6, TMR1_CH1, EVENTOUT	-	-	40	M8	60	70	P9
V _{SS}	P	-	-	-	-	-	-	61	71	M9
V _{DD}	P	-	-	-	-	-	-	62	72	N9
PE10	I/O	5T	SMC_D7, TMR1_CH2N,	-	-	41	L8	63	73	R9

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
			EVENTOUT							
PE11	I/O	5T	SMC_D8, TMR1_CH2, EVENTOUT	-	-	42	M9	64	74	P10
PE12	I/O	5T	SMC_D9, TMR1_CH3N, EVENTOUT	-	-	43	L9	65	75	R10
PE13	I/O	5T	SMC_D10, TMR1_CH3, EVENTOUT	-	-	44	M10	66	76	N11
PE14	I/O	5T	SMC_D11, TMR1_CH4, EVENTOUT	-	-	45	M11	67	77	P11
PE15	I/O	5T	SMC_D12, TMR1_BKIN, EVENTOUT	-	-	46	M12	68	78	R11
PB10	I/O	5T	SPI2_SCK, I2S2_CK, I2C2_SCL, USART3_TX, OTG_HS_ULPI_D 3, ETH_MII_RX_ER, TMR2_CH3, EVENTOUT	-	29	47	L10	69	79	R12
PB11	I/O	5T	I2C2_SDA, USART3_RX, OTG_HS_ULPI_D 4, ETH_RMII_TX_E N, ETH_MII_TX_EN, TMR2_CH4, EVENTOUT	-	30	48	K9	70	80	R13
V _{CAP_1}	P	-	-	-	31	49	-	71	81	M10
V _{DD}	P	-	-	-	32	50	-	72	82	N10
PH6	I/O	5T	I2C2_SMBAL, TMR12_CH1, ETH_MII_RXD2,	-	-	-	-	-	83	M11

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
			EVENTOUT							
PH7	I/O	5T	I2C3_SCL, ETH_MII_RXD3, EVENTOUT	-	-	-	-	-	84	N12
PH8	I/O	5T	I2C3_SDA, DCI_HSYNC, EVENTOUT, DMC_DQ8	-	-	-	-	-	85	M12
PH9	I/O	5T	I2C3_SMBAI, TMR12_CH2, DCI_D0, EVENTOUT	-	-	-	-	-	86	M13
PH10	I/O	5T	TMR5_CH1, DCI_D1, EVENTOUT, DMC_DQ9	-	-	-	-	-	87	L13
PH11	I/O	5T	TMR5_CH2, DCI_D2, EVENTOUT	-	-	-	-	-	88	L12
PH12	I/O	5T	TMR5_CH3, DCI_D3, EVENTOUT	-	-	-	-	-	89	K12
V _{SS}	P	-	-	-	-	-	-	-	90	H12
V _{DD}	P	-	-	-	-	-	-	-	91	J12
PB12	I/O	5T	SPI2_NSS, I2S2_WS, I2C2_SMBAI, USART3_CK, TMR1_BKIN, CAN2_RX, OTG_HS_ULPI_D 5, ETH_RMII_TXD0, ETH_MII_TXD0, OTG_HS_ID, EVENTOUT	-	33	51	L12	73	92	P12
PB13	I/O	5T	SPI2_SCK, I2S2_CK, USART3_CTS,	OTG_HS_ VBUS	34	52	K12	74	93	P13

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
			TMR1_CH1N, CAN2_TX, OTG_HS_ULPI_D 6, ETH_RMII_TXD1, ETH_MII_TXD1, EVENTOUT							
PB14	I/O	5T	SPI2_MISO, TMR1_CH2N, TMR12_CH1, OTG_HS_DM, USART3_RTS, TMR8_CH2N, I2S2ext_SD, EVENTOUT	-	35	53	K11	75	94	R14
PB15	I/O	5T	SPI2_MOSI, I2S2_SD, TMR1_CH3N, TMR8_CH3N TMR12_CH2, OTG_HS_DP, EVENTOUT	RTC_REF IN	36	54	K10	76	95	R15
PD8	I/O	5T	SMC_D13, USART3_TX, EVENTOUT	-	-	55	-	77	96	P15
PD9	I/O	5T	SMC_D14, USART3_RX, EVENTOUT	-	-	56	K8	78	97	P14
PD10	I/O	5T	SMC_D15, DMC_DQ10 USART3_CK, EVENTOUT	-	-	57	J12	79	98	N15
PD11	I/O	5T	SMC_CLE, SMC_A16, USART3_CTS, EVENTOUT	-	-	58	J11	80	99	N14
PD12	I/O	5T	SMC_ALE, SMC_A17, DMC_DQ11, TMR4_CH1,	-	-	59	J10	81	100	N13

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
			USART3_RTS, EVENTOUT							
PD13	I/O	5T	SMC_A18, DMC_DQ12 TMR4_CH2, EVENTOUT	-	-	60	H12	82	101	M15
V _{SS}	P	-	-	-	-	-	-	83	102	-
V _{DD}	P	-	-	-	-	-	-	84	103	J13
PD14	I/O	5T	SMC_D0, DMC_DQ13, TMR4_CH3, EVENTOUT	-	-	61	H11	85	104	M14
PD15	I/O	5T	SMC_D1, DMC_DQ14, TMR4_CH4, EVENTOUT	-	-	62	H10	86	105	L14
PG2	I/O	5T	SMC_A12, DMC_DQ15, EVENTOUT	-	-	-	-	87	106	L15
PG3	I/O	5T	SMC_A13, DMC_DQ0, EVENTOUT	-	-	-	-	88	107	K15
PG4	I/O	5T	SMC_A14, DMC_DQ1, EVENTOUT	-	-	-	-	89	108	K14
PG5	I/O	5T	SMC_A15, DMC_DQ2, EVENTOUT	-	-	-	-	90	109	K13
PG6	I/O	5T	SMC_INT2, DMC_DQ3 EVENTOUT	-	-	-	-	91	110	J15
PG7	I/O	5T	SMC_INT3, USART6_CK, EVENTOUT	-	-	-	-	92	111	J14
PG8	I/O	5T	DMC_DQ4 USART6_RTS, ETH_PPS_OUT, EVENTOUT	-	-	-	-	93	112	H14
V _{SS}	P	-	-	-	-	-	-	94	113	G12

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
V _{DD}	P	-	-	-	-	-	-	95	114	H13
PC6	I/O	5T	I2S2_MCK, TMR8_CH1, SDIO_D6, USART6_TX, DCI_D0, TMR3_CH1, EVENTOUT	-	37	63	E12	96	115	H15
PC7	I/O	5T	I2S3_MCK, TMR8_CH2, SDIO_D7, USART6_RX, DCI_D1, TMR3_CH2, EVENTOUT	-	38	64	E11	97	116	G15
PC8	I/O	5T	TMR8_CH3, SDIO_D0, TMR3_CH3, USART6_CK, DCI_D2, EVENTOUT	-	39	65	E10	98	117	G14
PC9	I/O	5T	I2S_CKIN, MCO2, TMR8_CH4, SDIO_D1, I2C3_SDA, DCI_D3, TMR3_CH4, EVENTOUT	-	40	66	D12	99	118	F14
PA8	I/O	5T	USART1_CK, TMR1_CH1, MCO, I2C3_SCL, OTG_FS_SOF, EVENTOUT	-	41	67	D11	100	119	F15
PA9	I/O	5T	USART1_TX, TMR1_CH2, I2C3_SMBAL, DCI_D0, EVENTOUT	OTG_FS_ VBUS	42	68	D10	101	120	E15

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
PA10	I/O	5T	USART1_RX, TMR1_CH3, OTG_FS_ID, DCI_D1, EVENTOUT	-	43	69	C12	102	121	D15
PA11	I/O	5T	USART1_CTS, CAN1_RX, TMR1_CH4, OTG_FS_DM, EVENTOUT	-	44	70	B12	103	122	C15
PA12	I/O	5T	USART1_RTS, CAN1_TX, TMR1_ETR, OTG_FS_DP, EVENTOUT	-	45	71	A12	104	123	B15
PA13 (JTMS- SWDIO)	I/O	5T	JTMS-SWDIO, EVENTOUT	PA13	46	72	A11	105	124	A15
V _{CAP_2}	P	-	-	-	47	73	-	106	125	F13
V _{SS}	P	-	-	-	-	74	-	107	126	F12
V _{DD}	P	-	-	-	48	75	-	108	127	G13
PH13	I/O	5T	TMR8_CH1N, CAN1_TX, EVENTOUT, DMC_DQ5	-	-	-	-	-	128	E12
PH14	I/O	5T	TMR8_CH2N, DCI_D4, EVENTOUT	-	-	-	-	-	129	E13
PH15	I/O	5T	TMR8_CH3N, DCI_D11, EVENTOUT, DMC_DQ6	-	-	-	-	-	130	D13
PI0	I/O	5T	TMR5_CH4, SPI2_NSS, I2S2_WS, DCI_D13, EVENTOUT	-	-	-	-	-	131	E14
PI1	I/O	5T	SPI2_SCK, I2S2_CK,	-	-	-	-	-	132	D14

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
			DCI_D8, EVENTOUT							
PI2	I/O	5T	TMR8_CH4, SPI2_MISO, DCI_D9, I2S2ext_SD, EVENTOUT	-	-	-	-	-	133	C14
PI3	I/O	5T	TMR8_ETR, SPI2_MOSI, I2S2_SD, DCI_D10, EVENTOUT, DMC_DQ7	-	-	-	-	-	134	C13
V _{SS}	P	-	-	-	-	-	-	-	135	D9
V _{DD}	P	-	-	-	-	-	-	-	136	C9
PA14 (JTCK/SW CLK)	I/O	5T	JTCK-SWCLK, EVENTOUT	-	49	76	A10	109	137	A14
PA15 (JTDI)	I/O	5T	JTDI, SPI3_NSS, I2S3_WS, TMR2_CH1_ETR, SPI1_NSS, EVENTOUT	-	50	77	A9	110	138	A13
PC10	I/O	5T	SPI3_SCK, I2S3_CK, UART4_TX, SDIO_D2, DCI_D8, USART3_TX, EVENTOUT	-	51	78	B11	111	139	B14
PC11	I/O	5T	UART4_RX, SPI3_MISO, SDIO_D3, DCI_D4, USART3_RX, I2S3ext_SD, EVENTOUT	-	52	79	C10	112	140	B13
PC12	I/O	5T	UART5_TX, SDIO_CK,	-	53	80	B10	113	141	A12

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
			DCI_D9, SPI3_MOSI, I2S3_SD, USART3_CK, EVENTOUT							
PD0	I/O	5T	SMC_D2, CAN1_RX, EVENTOUT	-	-	81	C9	114	142	B12
PD1	I/O	5T	SMC_D3, CAN1_TX, EVENTOUT	-	-	82	B9	115	143	C12
PD2	I/O	5T	TMR3_ETR, UART5_RX, SDIO_CMD, DCI_D11, EVENTOUT	-	54	83	C8	116	144	D12
PD3	I/O	5T	SMC_CLK, USART2_CTS, EVENTOUT	-	-	84	B8	117	145	D11
PD4	I/O	5T	SMC_NOE, USART2_RTS, EVENTOUT	-	-	85	B7	118	146	D10
PD5	I/O	5T	SMC_NWE, USART2_TX, EVENTOUT	-	-	86	A6	119	147	C11
V _{SS}	P	-	-	-	-	-	-	120	148	D8
V _{DD}	P	-	-	-	-	-	-	121	149	C8
PD6	I/O	5T	SMC_NWAIT, USART2_RX, EVENTOUT	-	-	87	B6	122	150	B11
PD7	I/O	5T	SMC_NE1, SMC_NCE2, USART2_CK, EVENTOUT	-	-	88	A5	123	151	A11
PG9	I/O	5T	SMC_NE2, SMC_NCE3, USART6_RX, EVENTOUT	-	-	-	-	124	152	C10
PG10	I/O	5T	SMC_NCE4_1, SMC_NE3,	-	-	-	-	125	153	B10

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
			EVENTOUT							
PG11	I/O	5T	SMC_NCE4_2, ETH_MII_TX_EN, ETH_RMII_TX_EN, EVENTOUT	-	-	-	-	126	154	B9
PG12	I/O	5T	SMC_NE4, USART6_RTS, EVENTOUT	-	-	-	-	127	155	B8
PG13	I/O	5T	SMC_A24, USART6_CTS, ETH_MII_TXD0, ETH_RMII_TXD0, EVENTOUT	-	-	-	-	128	156	A8
PG14	I/O	5T	SMC_A25, USART6_TX, ETH_MII_TXD1, ETH_RMII_TXD1, EVENTOUT	-	-	-	-	129	157	A7
V _{SS}	P	-	-	-	-	-	-	130	158	D7
V _{DD}	P	-	-	-	-	-	-	131	159	C7
PG15	I/O	5T	DMC_LDQM, USART6_CTS, DCI_D13, EVENTOUT	-	-	-	-	132	160	B7
PB3 (JTDO/TR ACESWO)	I/O	5T	JTDO, TRACESWO, SPI3_SCK, I2S3_CK, TMR2_CH2, SPI1_SCK, EVENTOUT	-	55	89	A8	133	161	A10
PB4 (NJTRST)	I/O	5T	NJTRST, SPI3_MISO, TMR3_CH1, SPI1_MISO, I2S3ext_SD, EVENTOUT	-	56	90	A7	134	162	A9
PB5	I/O	5T	I2C1_SMBAL,	-	57	91	C5	135	163	A6

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
			CAN2_RX, OTG_HS_ULPI_D 7, ETH_PPS_OUT, TMR3_CH2, SPI1_MOSI, SPI3_MOSI, DCI_D10, I2S3_SD, EVENTOUT							
PB6	I/O	5T	I2C1_SCL, TMR4_CH1, CAN2_TX, DCI_D5, USART1_TX, EVENTOUT	-	58	92	B5	136	164	B6
PB7	I/O	5T	I2C1_SDA, SMC_NL, DCI_VSYNC, USART1_RX, TMR4_CH2, EVENTOUT	-	59	93	B4	137	165	B5
BOOT0	I	B	-	V _{PP}	60	94	A4	138	166	D6
PB8	I/O	5T	TMR4_CH3, SDIO_D4, TMR10_CH1, DCI_D6, ETH_MII_TXD3, I2C1_SCL, CAN1_RX, EVENTOUT	-	61	95	A3	139	167	A5
PB9	I/O	5T	SPI2_NSS, I2S2_WS, TMR4_CH4, TMR11_CH1, SDIO_D5, DCI_D7, I2C1_SDA, CAN1_TX, EVENTOUT	-	62	96	B3	140	168	B4

名称 (复位后的 功能)	类型	结构	复用功能	附加功能	LQFP 64	LQFP 100	BGA 100	LQFP 144	LQFP 176	BGA 176
PE0	I/O	5T	TMR4_ETR, SMC_NBL0, DCI_D2, EVENTOUT	-	-	97	C3	141	169	A4
PE1	I/O	5T	SMC_NBL1, DCI_D3, EVENTOUT	-	-	98	A2	142	170	A3
V _{SS}	P	-	-	-	63	99		-	-	D5
PDR_ON	I	5T	-	-	-	-	H3	143	171	C6
V _{DD}	P	-	-	-	64	100	-	144	172	C5
PI4	I/O	5T	TMR8_BKIN, DCI_D5, EVENTOUT	-	-	-	-	-	173	D4
PI5	I/O	5T	TMR8_CH1, DCI_VSYNC, EVENTOUT	-	-	-	-	-	174	C4
PI6	I/O	5T	TMR8_CH2, DCI_D6, EVENTOUT	-	-	-	-	-	175	C3
PI7	I/O	5T	TMR8_CH3, DCI_D7, EVENTOUT, DMC_WE	-	-	-	-	-	176	C2

注:

- (1) PC13、PC14 和 PC15 通过电源开关供电。由于开关仅吸收有限的电流(3 毫安)，因此在输出模式下 GPIO 的 PC13 至 PC15 的使用受到限制:
- ① 大负载为 30pF 时，速度不应超过 2MHz;
 - ② 不用作电流源(例如驱动发光二极管)。

3.3 GPIO 复用功能配置

表格 4 GPIOA 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PA0	-	TMR2_CH1_ETR	TMR5_CH1	TMR8_ETR	-	-	-	USART2_CTS	UART4_TX	-	-	ETH_MII_CR_S	-	-	-	EVENT OUT
PA1	-	TMR2_CH2	TMR5_CH2	-	-	-	-	USART2_RTS	UART4_RX	-	-	ETH_MII_RX_CLK ETH_RMII_REF_CLK	-	-	-	EVENT OUT
PA2	-	TMR2_CH3	TMR5_CH3	TMR9_CH1	-	-	-	USART2_TX	-	-	-	ETH_MDIO	-	-	-	EVENT OUT
PA3	-	TMR2_CH4	TMR5_CH4	TMR9_CH2	-	-	-	USART2_RX	-	-	OTG_HS_ULPI_D0	ETH_MII_COLL	DMC_CKE	-	-	EVENT OUT
PA4	-	-	-	-	-	SPI1_NSS	SPI3_NSS I2S3_WS	USART2_CLK	-	-	-	-	OTG_HS_SOF	DCI_HSYNC	-	EVENT OUT
PA5	-	TMR2_CH1_ETR		TMR8_CH1N	-	SPI1_SCK	-	-	-	-	OTG_HS_ULPI_CLK	-	-	-	-	EVENT OUT
PA6	-	TMR1_BKIN	TMR3_CH1	TMR8_BKIN	-	SPI1_MISO	-	-	-	TMR13_CH1	-	-	-	DCI_PIXCLK	-	EVENT OUT
PA7	-	TMR1_CH1N	TMR3_CH2	TMR8_CH1N	-	SPI1_MOSI	-	-	-	TMR14_CH1	-	ETH_MII_RX_DV ETH_RMII_CRS_DV	-	-	-	EVENT OUT

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PA8	MCO 1	TMR1_CH1	-	-	I2C3_S CL	-	-	USART1 _CK	-	-	OTG_FS_S OF	-	-	-	-	EVENT OUT
PA9	-	TMR1_CH2	-	-	I2C3_S MBA	-	-	USART1 _TX	-	-	-	-	-	DCI_ D0	-	EVENT OUT
PA10	-	TMR1_CH3	-	-	-	-	-	USART1 _RX	-	-	OTG_FS_ID	-	-	DCI_ D1	-	EVENT OUT
PA11	-	TMR1_CH4	-	-	-	-	-	USART1 _CTS	-	CAN1_ RX	OTG_FS_D M	-	-	-	-	EVENT OUT
PA12	-	TMR1_ETR	-	-	-	-	-	USART1 _RTS	-	CAN1_ TX	OTG_FS_D P	-	-	-	-	EVENT OUT
PA13	JTMS _SW DIO	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
PA14	JTCK _SW CLK	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
PA15	JTDI	TMR2_CH1 TMR2_ETR	-	-	-	SPI1_N SS	SPI3_ NSS I2C3_ WS	-	-	-	-	-	-	-	-	EVENT OUT

表格 5 GPIOB 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	A F14	AF15
PB0	-	TMR1_ CH2N	TMR3_ CH3	TMR8_ CH2N	-	-	-	-	-	-	OTG_HS_U LPI_D1	ETH_MII_R XD2	-	-	-	EVENT OUT
PB1	-	TMR1_ CH3N	TMR3_ CH4	TMR8_ CH3N	-	-	-	-	-	-	OTG_HS_U LPI_D2	ETH_MII_R XD3	-	-	-	EVENT OUT
PB2	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
PB3	JTDO/TR ACESWO	TMR2_ CH2	-	-	-	SPI1_SCK	SPI3_S CK I2S3_C K	-	-	-	-	-	-	-	-	EVENT OUT
PB4	NJTRST	-	TMR3_ CH1	-	-	SPI1_MISO	SPI3_ MISO	I2S3ext _SD	-	-	-	-	-	-	-	EVENT OUT
PB5	-	-	TMR3_ CH2	-	I2C1_S MBA	SPI1_MOSI	SPI3_ MOSI I2S3_S D	-	-	CAN2_ RX	OTG_HS_U LPI_D7	ETH_PPS_ OUT	-	DCI_ D10	-	EVENT OUT
PB6	-	-	TMR4_ CH1	-	I2C1_S CL	-	-	USART 1_TX	-	CAN2_T X	-	-	-	DCI_ D5	-	EVENT OUT
PB7	-	-	TMR4_ CH2	-	I2C1_S DA	-	-	USART 1_RX	-	-	-	-	SMC_ NL	DCI_ VSYN C	-	EVENT OUT
PB8	-	-	TMR4_ CH3	TMR10_ CH1	I2C1_S CL	-	-	-	-	CAN1_ RX	-	ETH_MII_T XD3	SDIO_ D4	DCI_ D6	-	EVENT OUT
PB9	-	-	TMR4_ CH4	TMR11_ CH1	I2C1_S DA	SPI2_NSS I2S2_WS	-	-	-	CAN1_T X	-	-	SDIO_ D5	DCI_ D7	-	EVENT OUT

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	A F14	AF15
PB10	-	TMR2_CH3	-	-	I2C2_SCL	SPI2_SCK I2S2_CK	-	USART3_TX	-	-	OTG_HS_ULPI_D3	ETH_MII_RX_ER	-	-	-	EVENT OUT
PB11	-	TMR2_CH4	-	-	I2C2_SDA	-	-	USART3_RX	-	-	OTG_HS_ULPI_D4	ETH_MII_TX_EN/ ETH_RMII_TX_EN	-	-	-	EVENT OUT
PB12	-	TMR1_BKIN	-	-	I2C2_SMB	SPI2_NSS I2S2_WS	-	USART3_CK	-	CAN2_RX	OTG_HS_ULPI_D5	ETH_RMII_TXD0/ ETH_MII_TXD0	OTG_HS_ID	-	-	EVENT OUT
PB13	-	TMR1_CH1N	-	-	-	SPI2_SCK I2S2_CK	-	USART3_CTS	-	CAN2_TX	OTG_HS_ULPI_D6	ETH_RMII_TXD1/ ETH_MII_TXD1	-	-	-	EVENT OUT
PB14	-	TMR1_CH2N	-	TMR8_CH2N	-	SPI2_MISO	I2S2ext_SD	USART3_RTS	-	TMR12_CH1	-	-	OTG_HS_DM	-	-	EVENT OUT
PB15	RTC_REFIN	TMR1_CH3N	-	TMR8_CH3N	-	SPI2_MOSI2 S2_SD	-	-	-	TMR12_CH2	-	-	OTG_HS_DP	-	-	EVENT OUT

表格 6 GPIO 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PC0	-	-	-	-	-	-	-	-	-	-	OTG_HS_ULP I_STP	-	-	-	-	EVENTO UT
PC1	-	-	-	-	-	-	-	-	-	-	-	ETH_MDC	-	-	-	EVENTO UT
PC2	-	-	-	-	-	SPI2_MI SO	I2S2ext_ SD	-	-	-	OTG_HS_ULP I_DIR	ETH_MII_TXD 2	-	-	-	EVENTO UT
PC3	-	-	-	-	-	SPI2_M OSI I2S2_SD	-	-	-	-	OTG_HS_ULP I_NXT	ETH_MII_TX_ CLK	-	-	-	EVENTO UT
PC4	-	-	-	-	-	-	-	-	-	-	-	ETH_MII_RXD 0 ETH_RMII_RX D0	-	-	-	EVENTO UT
PC5	-	-	-	-	-	-	-	-	-	-	-	ETH_MII_RXD 1 ETH_RMII_RX D1	-	-	-	EVENTO UT
PC6	-	-	TMR3 _CH1	TMR8_C H1	-	I2S2_MC K	-	-	USART6_ TX	-	-	-	SDIO _D6	DCI_ D0	-	EVENTO UT
PC7	-	-	TMR3 _CH2	TMR8_C H2	-	-	I2S3_MC K	-	USART6_ RX	-	-	-	SDIO _D7	DCI_ D1	-	EVENTO UT
PC8	-	-	TMR3 _CH3	TMR8_C H3	-	-	-	-	USART6_ CK	-	-	-	SDIO _D0	DCI_ D2	-	EVENTO UT
PC9	MCO 2	-	TMR3 _CH4	TMR8_C H4	I2C3_S DA	I2S_CK1 N	-	-	-	-	-	-	SDIO _D1	DCI_ D3	-	EVENTO UT

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PC10	-	-	-	-	-	-	SPI3_SC K/ I2S3_CK	USART3_ TX	UART4_T X	-	-	-	SDIO _D2	DCI_ D8	-	EVENTO UT
PC11	-	-	-	-	-	I2S3ext_ SD	SPI3_MI SO/	USART3_ RX	UART4_R X	-	-	-	SDIO _D3	DCI_ D4	-	EVENTO UT
PC12	-	-	-	-	-	-	SPI3_MO SI I2S3_SD	USART3_ CK	UART5_T X	-	-	-	SDIO _CK	DCI_ D9	-	EVENTO UT
PC13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTO UT
PC14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTO UT
PC15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENTO UT

表格 7 GPIOD 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PD0	-	-	-	-	-	-	-	-	-	CAN1_RX	-	-	SMC_D2	-	-	EVENTOUT
PD1	-	-	-	-	-	-	-	-	-	CAN1_TX	-	-	SMC_D3	-	-	EVENTOUT
PD2	-	-	TMR3_ETR	-	-	-	-	-	UART5_RX	-	-	-	SDIO_CMD	DCI_D11	-	EVENTOUT
PD3	-	-	-	-	-	-	-	USART2_CTS	-	-	-	-	SMC_CLK	-	-	EVENTOUT
PD4	-	-	-	-	-	-	-	USART2_RTS	-	-	-	-	SMC_NOE	-	-	EVENTOUT
PD5	-	-	-	-	-	-	-	USART2_TX	-	-	-	-	SMC_NWE	-	-	EVENTOUT
PD6	-	-	-	-	-	-	-	USART2_RX	-	-	-	-	SMC_NWAIT	-	-	EVENTOUT
PD7	-	-	-	-	-	-	-	USART2_CK	-	-	-	-	SMC_NE1/SMC_NCE2	-	-	EVENTOUT
PD8	-	-	-	-	-	-	-	USART3_TX	-	-	-	-	SMC_D13	-	-	EVENTOUT
PD9	-	-	-	-	-	-	-	USART3_RX	-	-	-	-	SMC_D14	-	-	EVENTOUT
PD10	-	-	-	-	-	-	-	USART3_CK	-	-	-	-	SMC_D15 DMC_DQ10	-	-	EVENTOUT
PD11	-	-	-	-	-	-	-	USART3_CTS	-	-	-	-	SMC_A16	-	-	EVENTOUT
PD12	-	-	TMR4_CH1	-	-	-	-	USART3_RTS	-	-	-	-	SMC_A17 DMC_DQ11	-	-	EVENTOUT
PD13	-	-	TMR4_CH2	-	-	-	-	-	-	-	-	-	SMC_A18 DMC_DQ12	-	-	EVENTOUT
PD14	-	-	TMR4_CH3	-	-	-	-	-	-	-	-	-	SMC_D0 DMC_DQ13	-	-	EVENTOUT
PD15	-	-	TMR4_CH4	-	-	-	-	-	-	-	-	-	SMC_D1 DMC_DQ14	-	-	EVENTOUT

表格 8 GPIOE 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PE0	-	-	TMR4_ETR	-	-	-	-	-	-	-	-	-	SMC_NBL0	DCI_D2	-	EVENTOUT
PE1	-	-	-	-	-	-	-	-	-	-	-	-	SMC_NBL1	DCI_D3	-	EVENTOUT
PE2	TRACECLK	-	-	-	-	-	-	-	-	-	-	ETH_MII_TXD3	SMC_A23	-	-	EVENTOUT
PE3	TRACED0	-	-	-	-	-	-	-	-	-	-	-	SMC_A19	-	-	EVENTOUT
PE4	TRACED1	-	-	-	-	-	-	-	-	-	-	-	SMC_A20	DCI_D4	-	EVENTOUT
PE5	TRACED2	-	-	TMR9_CH1	-	-	-	-	-	-	-	-	SMC_A21	DCI_D6	-	EVENTOUT
PE6	TRACED3	-	-	TMR9_CH2	-	-	-	-	-	-	-	-	SMC_A22	DCI_D7	-	EVENTOUT
PE7	-	TMR1_ETR	-	-	-	-	-	-	-	-	-	-	SMC_D4	-	-	EVENTOUT
PE8	-	TMR1_CH1N	-	-	-	-	-	-	-	-	-	-	SMC_D5	-	-	EVENTOUT
PE9	-	TMR1_CH1	-	-	-	-	-	-	-	-	-	-	SMC_D6	-	-	EVENTOUT
PE10	-	TMR1_CH2N	-	-	-	-	-	-	-	-	-	-	SMC_D7	-	-	EVENTOUT
PE11	-	TMR1_CH2	-	-	-	-	-	-	-	-	-	-	SMC_D8	-	-	EVENTOUT
PE12	-	TMR1_CH3N	-	-	-	-	-	-	-	-	-	-	SMC_D9	-	-	EVENTOUT
PE13	-	TMR1_CH3	-	-	-	-	-	-	-	-	-	-	SMC_D10	-	-	EVENTOUT
PE14	-	TMR1_CH4	-	-	-	-	-	-	-	-	-	-	SMC_D11	-	-	EVENTOUT
PE15	-	TMR1_BKIN	-	-	-	-	-	-	-	-	-	-	SMC_D12	-	-	EVENTOUT

表格 9 GPIOF 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PF0	-	-	-	-	I2C2_SDA	-	-	-	-	-	-	-	SMC_A0 DMC_A10	-	-	EVENTOUT
PF1	-	-	-	-	I2C2_SCL	-	-	-	-	-	-	-	SMC_A1 DMC_A0	-	-	EVENTOUT
PF2	-	-	-	-	I2C2_SMBA	-	-	-	-	-	-	-	SMC_A2 DMC_A1	-	-	EVENTOUT
PF3	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A3 DMC_A2	-	-	EVENTOUT
PF4	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A4 DMC_A3	-	-	EVENTOUT
PF5	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A5	-	-	EVENTOUT
PF6	-	-	-	TMR10_CH1	-	-	-	-	-	-	-	-	SMC_NIORD DMC_A4	-	-	EVENTOUT
PF7	-	-	-	TMR11_CH1	-	-	-	-	-	-	-	-	SMC_NREG DMC_A5	-	-	EVENTOUT
PF8	-	-	-	-	-	-	-	-	-	TMR13_CH1	-	-	SMC_NIOWR DMC_A6	-	-	EVENTOUT
PF9	-	-	-	-	-	-	-	-	-	TMR14_CH1	-	-	SMC_CD DMC_A7	-	-	EVENTOUT
PF10	-	-	-	-	-	-	-	-	-	-	-	-	SMC_INTR DMC_A8	-	-	EVENTOUT
PF11	-	-	-	-	-	-	-	-	-	-	-	-	DMC_UDQM	DCI_D12	-	EVENTOUT
PF12	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A6	-	-	EVENTOUT
PF13	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A7	-	-	EVENTOUT
PF14	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A8	-	-	EVENTOUT
PF15	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A9	-	-	EVENTOUT

表格 10 GPIOG 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PG0	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A10	-	-	EVENTOUT
PG1	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A11 DMC_CK	-	-	EVENTOUT
PG2	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A12 DMC_DQ15	-	-	EVENTOUT
PG3	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A13 DMC_DQ0	-	-	EVENTOUT
PG4	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A14 DMC_DQ1	-	-	EVENTOUT
PG5	-	-	-	-	-	-	-	-	-	-	-	-	SMC_A15 DMC_DQ2	-	-	EVENTOUT
PG6	-	-	-	-	-	-	-	-	-	-	-	-	SMC_INT2 DMC_DQ3	-	-	EVENTOUT
PG7	-	-	-	-	-	-	-	-	USART6_CK	-	-	-	SMC_INT3	-	-	EVENTOUT
PG8	-	-	-	-	-	-	-	-	USART6_RTS	-	-	ETH_PPS_OUT	DMC_DQ4	-	-	EVENTOUT
PG9	-	-	-	-	-	-	-	-	USART6_RX	-	-	-	SMC_NE2/SMC_NCE3	-	-	EVENTOUT
PG10	-	-	-	-	-	-	-	-	-	-	-	-	SMC_NCE4_1/SMC_NE3	-	-	EVENTOUT
PG11	-	-	-	-	-	-	-	-	-	-	-	ETH_MII_TX_EN ETH_RMII_TX_EN	SMC_NCE4_2	-	-	EVENTOUT
PG12	-	-	-	-	-	-	-	-	USART6_RTS	-	-	-	SMC_NE4	-	-	EVENTOUT
PG13	-	-	-	-	-	-	-	-	USART6_CTS	-	-	ETH_MII_TXD0 ETH_RMII_TXD0	SMC_A24	-	-	EVENTOUT
PG14	-	-	-	-	-	-	-	-	USART6_TX	-	-	ETH_MII_TXD1 ETH_RMII_TXD1	SMC_A25	-	-	EVENTOUT
PG15	-	-	-	-	-	-	-	-	USART6_CTS	-	-	-	DMC_LDQM	DCI_D13	-	EVENTOUT

表格 11 GPIOH 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PH0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
PH1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
PH2	-	-	-	-	-	-	-	-	-	-	-	ETH_MII_CR S	-	-	-	EVENT OUT
PH3	-	-	-	-	-	-	-	-	-	-	-	ETH_MII_CO L	DMC_A9	-	-	EVENT OUT
PH4	-	-	-	-	I2C2_SCL	-	-	-	-	-	OTG_HS _ULPI_N XT	-	-	-	-	EVENT OUT
PH5	-	-	-	-	I2C2_SDA	-	-	-	-	-	-	-	-	-	-	EVENT OUT
PH6	-	-	-	-	I2C2_SMBA	-	-	-	-	TMR12_CH1	-	ETH_MII_RX D2	-	-	-	EVENT OUT
PH7	-	-	-	-	I2C3_SCL	-	-	-	-	-	-	ETH_MII_RX D3	-	-	-	EVENT OUT
PH8	-	-	-	-	I2C3_SDA	-	-	-	-	-	-	-	DMC_DQ8	DCI_HSYN C	-	EVENT OUT
PH9	-	-	-	-	I2C3_SMBA	-	-	-	-	TMR12_CH2	-	-	-	DCI_D0	-	EVENT OUT
PH10	-	-	TMR5_C H1	-	-	-	-	-	-	-	-	-	DMC_DQ9	DCI_D1	-	EVENT OUT
PH11	-	-	TMR5_C H2	-	-	-	-	-	-	-	-	-	-	DCI_D2	-	EVENT OUT

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PH12	-	-	TMR5_C H3	-	-	-	-	-	-	-	-	-	-	DCI_D3	-	EVENT OUT
PH13	-	-	-	TMR8_ CH1N	-	-	-	-	-	CAN1_TX	-	-	DMC_DQ5	-	-	EVENT OUT
PH14	-	-	-	TMR8_ CH2N	-	-	-	-	-	-	-	-	-	DCI_D4	-	EVENT OUT
PH15	-	-	-	TMR8_ CH3N	-	-	-	-	-	-	-	-	DMC_DQ6	DCI_D11	-	EVENT OUT

表格 12 GPIOI 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PI0	-	-	TMR5_CH4	-	-	SPI2_NSS I2S2_WS	-	-	-	-	-	-	-	DCI_D13	-	EVENT OUT
PI1	-	-	-	-	-	SPI2_SCK I2S2_CK	-	-	-	-	-	-	-	DCI_D8	-	EVENT OUT
PI2	-	-	-	TMR8_CH4	-	SPI2_MISO	I2S2ext _SD	-	-	-	-	-	-	DCI_D9	-	EVENT OUT
PI3	-	-	-	TMR8_ETR	-	SPI2_MOSI I2S2_SD	-	-	-	-	-	-	DMC_DQ7	DCI_D10	-	EVENT OUT
PI4	-	-	-	TMR8_BKIN	-	-	-	-	-	-	-	-	-	DCI_D5	-	EVENT OUT
PI5	-	-	-	TMR8_CH1	-	-	-	-	-	-	-	-	-	DCI_VSYNC	-	EVENT OUT
PI6	-	-	-	TMR8_CH2	-	-	-	-	-	-	-	-	-	DCI_D6	-	EVENT OUT
PI7	-	-	-	TMR8_CH3	-	-	-	-	-	-	-	-	DMC_WE	DCI_D7	-	EVENT OUT
PI8	-	-	-	-	-	-	-	-	-	-	-	-	DMC_CAS	-	-	EVENT OUT
PI9	-	-	-	-	-	-	-	-	-	CAN1_R X	-	-	DMC_RAS	-	-	EVENT OUT
PI10	-	-	-	-	-	-	-	-	-	-	-	ETH_MII_ RX_ER	DMC_CS	-	-	EVENT OUT
PI11	-	-	-	-	-	-	-	-	-	-	OTG_H S_ULPI _DIR	-	DMC_BA	-	-	EVENT OUT

4 功能描述

本章主要介绍 TLX32F407xG 系列产品系统架构、中断、片上存储器、时钟、电源、外设特点，有关 Arm® Cortex®-M4F 内核的相关信息，请参考 Arm® Cortex®-M4F 技术参考手册，此手册适用 TLX32F407 系列 C 版本型号产品。

4.1 系统架构

4.1.1系统框图




图 7 TLX32F407xG 系统框图

4.1.2 地址映射

表格 13 TLX32F407xG 系列地址映射

区域	起始地址	外设名称
代码	0x0000 0000	代码映射区
代码	0x0800 0000	FLASH
代码	0x0810 0000	保留
CCM	0x1000 0000	CCM(SRAM)
Code	0x1001 0000	Reserve
代码	0x1FFF 0000	系统存储区
代码	0x1FFF 7800	OTP 区域
代码	0x1FFF 7A10	保留
代码	0x1FFF C000	选项字节
代码	0x1FFF C010	保留
SRAM	0x2000 0000	SRAM
—	0x2002 0000	保留
APB1 总线	0x4000 0000	TMR2
APB1 总线	0x4000 0400	TMR3
APB1 总线	0x4000 0800	TMR4
APB1 总线	0x4000 0C00	TMR5
APB1 总线	0x4000 1000	TMR6
APB1 总线	0x4000 1400	TMR7
APB1 总线	0x4000 1800	TMR12
APB1 总线	0x4000 1C00	TMR13
APB1 总线	0x4000 2000	TMR14
APB1 总线	0x4000 2400	保留
APB1 总线	0x4000 2800	RTC
APB1 总线	0x4000 2C00	WWDT
APB1 总线	0x4000 3000	IWDT
APB1 总线	0x4000 3400	I2S2ext
APB1 总线	0x4000 3800	SPI2/I2S2
APB1 总线	0x4000 3C00	SPI3/I2S3
APB1 总线	0x4000 4000	I2S3ext
APB1 总线	0x4000 4400	USART2
APB1 总线	0x4000 4800	USART3
APB1 总线	0x4000 4C00	UART4
APB1 总线	0x4000 5000	UART5
APB1 总线	0x4000 5400	I2C1
APB1 总线	0x4000 5800	I2C2
APB1 总线	0x4000 5C00	I2C3

区域	起始地址	外设名称
APB1 总线	0x4000 6000	保留
APB1 总线	0x4000 6400	CAN1
APB1 总线	0x4000 6800	CAN2
APB1 总线	0x4000 6C00	保留
APB1 总线	0x4000 7000	PMU
APB1 总线	0x4000 7400	DAC
APB1 总线	0x4000 7800	保留
—	0x4000 8000	保留
APB2 总线	0x4001 0000	TMR1
APB2 总线	0x4001 0400	TMR8
APB2 总线	0x4001 0800	保留
APB2 总线	0x4001 1000	USART1
APB2 总线	0x4001 1400	USART6
APB2 总线	0x4001 1800	保留
APB2 总线	0x4001 2000	ADC1/2/3
APB2 总线	0x4001 2400	保留
APB2 总线	0x4001 2C00	SDIO
APB2 总线	0x4001 3000	SPI1
APB2 总线	0x4001 3400	保留
APB2 总线	0x4001 3800	SYSCFG
APB2 总线	0x4001 3C00	EINT
APB2 总线	0x4001 4000	TMR9
APB2 总线	0x4001 4400	TMR10
APB2 总线	0x4001 4800	TMR11
APB2 总线	0x4001 4C00	保留
—	0x4001 5800	保留
AHB bus	0x4002 0000	GPIOA
AHB bus	0x4002 0400	GPIOB
AHB bus	0x4002 0800	GPIOC
AHB bus	0x4002 0C00	GPIOD
AHB bus	0x4002 1000	GPIOE
AHB bus	0x4002 1400	GPIOF
AHB bus	0x4002 1800	GPIOG
AHB bus	0x4002 1C00	GPIOH
AHB bus	0x4002 2000	GPIOI
AHB 总线	0x4002 2400	保留
AHB 总线	0x4002 3000	CRC
AHB 总线	0x4002 3400	保留

区域	起始地址	外设名称
AHB 总线	0x4002 3800	RCM
AHB 总线	0x4002 3C00	FMC Reg.
AHB 总线	0x4002 4000	备份SRAM
AHB 总线	0x4002 5000	保留
AHB 总线	0x4002 6000	DMA1
AHB 总线	0x4002 6400	DMA2
AHB 总线	0x4002 6800	保留
AHB 总线	0x4002 8000	MAC
AHB 总线	0x4002 9400	保留
AHB 总线	0x4004 0000	USB OTG_HS1/2
AHB 总线	0x4008 0000	保留
AHB 总线	0x5000 0000	USB OTG_FS
AHB 总线	0x5004 0000	保留
AHB 总线	0x5005 0000	DCI
AHB 总线	0x5005 0400	保留
AHB 总线	0x5006 0800	RNG
AHB 总线	0x5006 0C00	保留
AHB 总线	0x5008 0000	SM4
AHB 总线	0x5008 0400	SM3
AHB 总线	0x500A 0000	BN
AHB 总线	0xA000 0000	EMMC Reg.
—	0xA000 1000	保留
内核	0xE000 0000	内核外设
—	0xE010 0000	保留

4.1.3 启动配置

启动时，用户可设置 Boot 引脚的高低电平选择以下三种启动模式中的一种：

- l 从主存储器启动
- l 从 BootLoader 启动
- l 从内置SRAM 启动

若从 BootLoader 启动，用户可使用串口接口重新编程用户 Flash。

4.2 内核

TLX32F407xG 的内核是带有 FPU 计算单元的 Arm® Cortex®-M4F，基于该平台开发成本低、功耗低，可提供优良的计算性能和先进的系统中断响应，兼容所有 Arm 工具和软件。

4.3 中断控制器

4.3.1 嵌套的向量式中断控制器(NVIC)

内置 1 个嵌套向量中断控制器（NVIC），NVIC 能够处理多达 85 个可屏蔽中断通道（不包括 16 个 Cortex®-M4F 的中断线）和 16 个优先级；可直接向内核传递中断向量入口地址，从而达到低延迟的中断响应处理能优先处理晚到的较高优先级中断。

4.3.2 外部中断/事件控制器(EINT)

外部中断/事件控制器有 23 个边沿检测器，每个检测器包含边沿检测电路、中断/事件请求产生电路；每个检测器可配置为上升沿触发、下降沿、双边沿触发，也能够单独屏蔽；最多 140 个 GPIO 可连接到 16 个外部中断线。

4.4 片上存储器

片上存储器包括主存储区、SRAM、信息块，其中信息块包括系统存储区、选项字节，系统存储区存放 BootLoader、96 位唯一设备 ID、主存储区容量信息；系统存储区出厂时已写入程序，不可擦写。

表格 14 片上存储区

存储器	最大容量	功能
主存储区	1MB	存放用户程序和数据
SRAM	192 KB	CPU 能以 0 等待周期访问（读/写）
系统存储区	30KB	存放 BootLoader、96 位唯一设备 ID、主存储区容量信息
选项字节	16Bytes	配置主存储区读写保护、MCU 工作方式

4.4.1 可配置的外部存储控制器（EMMC）

TLX32F407xG 系列集成了 EMMC 模块，由 SMC（静态存储控制器）、DMC（动态存储控制器）组成，支持 PC 卡、SRAM、SDRAM、PSRAM、NorFlash 和 NandFlash。

功能介绍：

- 三个 EMMC 中断源，经过逻辑或连到 NVIC 单元
- 写 FIFO
- 代码可以在除 NAND 闪存和 PC 卡外的片外存储器运行
- 与 LCD 连接

4.4.2 液晶显示器并行接口（LCD）


EMMC 可以配置成与多数图形 LCD 控制器的无缝连接，它支持 Intel 8080 和 Motorola 6800 的模式，并能够灵活地与特定的 LCD 接口。使用这个 LCD 并行接口可以很方便地构建简易的图形应用环境，或使用专用加速控制器的高性能方案。

4.5 时钟

4.5.1 时钟树

TLX32F407xG 的时钟树见下图：

图 8 TLX32F407xG 时钟树



4.5.2 时钟源

时钟源按速度分为高速时钟、低速时钟，高速时钟有HSICLK、HSECLK，低速时钟有LSECLK、LSICLK；另外，有些模块会有额外的时钟源引脚，通过外部电路获得需要的时钟频率。

4.5.3 系统时钟

可选择HSICLK、PLLCLK、HSECLK 作为系统时钟，PLLCLK 的时钟源可选择HSICLK、 HSECLK中的一种，配置PLL 的倍频系数、分频系数可获得所需系统时钟。

产品复位启动时，默认选择HSICLK 作为系统时钟，之后用户可自行选择上述时钟源中的一种作为系统时钟。当检测到HSECLK 失效时，系统将自动地切换回HSICLK，如果使能了中断，软件可以接收到相应的中断。

4.5.4 总线时钟

内置AHB、APB1、APB2 总线，AHB 的时钟源是SYSCLK，APB1、APB2 的时钟源是HCLK；配置分频系数可获得所需的时钟，AHB 最高频率为 168MHz，APB2 的最高频率为84MHz，APB1 的最高频率是42MHz。

4.5.5 锁相环

TLX32F407xG 系列有两个锁相环，一个是主PLL（PLL1），一个是专门为I2S 提供特定时钟频率的PLL（PLL2）。它们都需要通过配置参数产生不同时钟频率，具体参数和配置寄存器请参见用户手册。

4.6 电源与电源管理

4.6.1 电源方案

表格 15 电源方案

名称	电压范围	说明
VDD	1.8~3.6V	通过VDD 引脚给 I/O（具体 IO 见引脚分布图）、内部调压器供电。
VDDA/VSSA	1.8~3.6V	为ADC、DAC、复位模块、RC 振荡器和PLL 的模拟部分供电；使用ADC 或DAC 时，VDDA 和VSSA 必须分别连接到VDD 和VSS。
VBAT	1.8~3.6V	当关闭VDD 时，通过内部电源切换器，为RTC、外部32KHz 振荡器和后备寄存器供电。

4.6.2 调压器

表格 16 调压器工作模式

名称	说明
主模式（MR）	用于运行模式
低功耗模式（LPR）	用于停机模式
掉电模式	用于待机模式，此时调压器高阻输出，内核电路掉电，调压器功耗为零，寄存器和SRAM 的数据会全部丢失。

注：调压器在复位后始终处于工作状态，在掉电模式下高阻输出。

4.6.3 电源电压监控器

产品内部集成了上电复位（POR）、掉电复位（PDR）和欠压复位（BOR）电路。这三种电路始终处于工作状态。当掉电复位电路监测到电源电压低于规定的阈值（V_{POR/PDR}）时，即使外部复位电路，系统保持复位状态。

该产品内置能够监测V_{DD} 并将其与V_{PVD} 阈值比较的可编程电源电压监控器（PVD），当V_{DD} 在V_{PVD} 阈值范围外且中断使能时会产生中断，可通过中断服务程序将MCU 设置成安全状态。

4.7 低功耗模式

TLX32F407xG 支持睡眠、停机、待机三种低功耗模式，这三种模式在功耗、唤醒时间长短、唤醒方式存在差异，可依据实际应用需求选择低功耗模式。

表格 17 低功耗模式

模式	说明
睡眠模式	内核停止工作，所有外设处于工作状态，可通过中断/事件唤醒
停机模式	在SRAM 和寄存器数据不丢失的情况下，停机模式可达到最低的功耗； 内部1.3V 供电模块的时钟都会停止，HSECLK 晶体谐振器、HSICKLK、PLL 被禁止，调压器可配置普通模式或低功耗模式； 任何外部中断线可唤醒MCU，外部中断线包括16 个外部中断线之一、PVD 输出、RTC、USB_OTG。
待机模式	该模式功耗最低； 内部调压器被关闭，所有1.3V 供电模块掉电，HSECLK 晶体谐振器、HSICKLK 时钟关闭，SRAM 和寄存器的数据消失，RTC 区域、后备寄存器内容仍然保留，待机电路仍工作； NRST 上的外部复位信号、IWDG 复位、WKUP 引脚上的上升边沿或RTC 的事件都会唤醒MCU 退出待机模式。

4.8 DMA

内置2 个DMA，共16 个数据流。每个数据流对应8 个通道，但每个数据流同一时刻只能使用1 个通道。支持DMA 请求的外设有：ADC、DAC、SPI、USART、I2C、SDIO、TMRx。可配置4 级DMA 通道优先级。支持“存储器→存储器、存储器→外设、外设→存储器”数据传输（存储器包括Flash、SRAM、SDRAM）。

4.9 GPIO

GPIO 可以配置为通用输入、通用输出、复用功能、模拟输入输出。通用输入可以配置成浮空输入、上拉输入、下拉输入，通用输出可以配置成推挽输出、开漏输出，复用功能可以用于数字外设，模拟输入输出可以用于模拟外设以及低功耗模式；可以配置使能/禁止上拉/下拉电阻；可以配置2MHz、10MHz、50MHz、100MHz 的速度，速度越大，功耗、噪声也会越大。

4.10 通信外设

4.10.1 USART/UART

该芯片内置多达6个通用同步/异步收发器，USART1/6接口通信速率可达10.5Mbit/s，其它USART/UART的通信速率可达5.25Mbit/s，所有USART/UART可配置波特率、奇偶校验位、停止位、数据位长度，都可以支持DMA。各个USART/UART功能差异如下表：

表格 18 USART/UART 功能差异

USART 模式/功能	USART1	USART2	USART3	UART4	UART5	USART6
调制解调器的硬件流控制	√	√	√	—	—	√
智能卡模式	√	√	√	—	—	√
IrDA SIR 编解码器功能	√	√	√	√	√	√
LIN 模式	√	√	√	√	√	√
标准特性	√	√	√	√	√	√
SPI 主机	√	√	√	—	—	√
16 倍过采样下的最大波特率 (Mbit/s)	5.25	2.62	2.62	2.62	2.62	5.25
8 倍过采样下的最大波特率 (Mbit/s)	10.5	5.25	5.25	5.25	5.25	10.5
APB 映射	APB2	APB1	APB1	APB1	APB1	APB2

注：√=支持。

4.10.2 I2C

内置I2C1/2/3总线接口，均可工作于多主模式或从模式，支持7位或10位寻址，7位从模式时支持双从地址寻址，通信速率支持标准模式（最高100kbit/s）、快速模式（最高400kbit/s）；内置了硬件CRC发生器/校验器；它们可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。

4.10.3 SPI/I2S

内置3个SPI，在主模式、从模式下均支持全双工、半双工通信，可使用DMA控制器，可配置每帧4~16位，3个SPI的最高通信速率分别为42Mbit/s，21Mbit/s，21Mbit/s。

内置2个I2S（分别与SPI2、SPI3复用），支持主模式、从模式，支持全双工通信和半双工通信，支持同步传输，可配置16位或32位分辨率的16位、24位、32位数据传输，音频采样率可配置的范围是8kHz~192kHz；当一个或者两个I2S接口配置为主模式，其主时钟可以以256倍采样频率输出给外部的DAC或解码器（CODEC）。

4.10.4 CAN

内置2个CAN，兼容2.0A和2.0B（主动）规范，通信速率最高可达1Mbit/s。它可以接收和发送11位标识符的标准帧，也可以接收和发送29位标识符的扩展帧。具有3个发送邮箱，2个3级深度的接收FIFO和28个可调节的滤波器。

4.10.5 USB_OTG

产品内嵌三个USB控制器，一个OTG_FS和两个OTG_HS，都可同时支持主机和从机功能，符合USB 2.0规范的On-The-Go补充标准，也可配置为“仅主机”或“仅从机”模式，完全符合USB 2.0规范，OTG_FS时钟（48MHz）由特定的PLL输出，OTG_HS时钟（60MHz）由外部PHY提供。

4.10.6 Ethernet

提供一个兼容 IEEE -802.3-2002 的 MAC，用于通过 MII 或 RMII 进行以太网局域网通信。本型号需要一个 PHY 连接到物理 LAN 总线。PHY 连接到 MII 端口，使用 17 个信号用于 MII 或 9 个信号用于 RMII，并且可以使用来自内核的 25MHz 时钟(MII)。

4.10.7 SDIO

安全数字输入/输出接口能够连接SD 卡，SD I/O 卡，多媒体卡（MMC）和 CE-ATA 卡主机接口,提供AHB 系统总线与SD 存储卡、SD I/O 卡、MMC 和CE-ATA 设备之间的数据传输。

4.11 模拟外设

4.11.1 ADC

内置3 个ADC，精度为 12 位，每个ADC 最多有 16 个外部通道和3 个内部通道, 内部通道分别测量温度传感器电压、参考电压和备份电压。各通道A/D 转换模式有单次、连续、扫描或间断， ADC 转换结果可以左对齐或右对齐存储在 16 位数据寄存器中；支持模拟看门狗，支持DMA。

4.11.1.1 温度传感器

内置 1 个温度传感器（TSensor），内部连接ADC_IN16 通道，传感器产生的电压随着温度线性变化，可通过ADC 获取转换的电压值换算成温度。

表格 19 Tsensor 校准值

校准值名称	描述	存储地址
V _{sensor_CAL1}	在 30℃温度， V _{DDA} =3.3V 下采集的原始数据	0x1FFF 7A2C - 0x1FFF 7A2D
V _{sensor_CAL2}	在 110℃温度， V _{DDA} =3.3V 下采集的原始数据	0x1FFF 7A2E - 0x1FFF 7A2F

4.11.1.2 内部参考电压

内置参考电压V_{REFINT}，内部连接ADC_IN17 通道，可通过ADC 获取该V_{REFINT}；V_{REFINT} 为ADC提供稳定的电压输出。

表格 20 内部参考电压校准值

校准值名称	描述	存储地址
V _{REFINT_CAL}	在 25℃(±5℃)温度， V _{DDA} =3.3V(±10mV)下采集的原始数据	0x1FFF 7A2A - 0x1FFF 7A2B

4.11.2 DAC

内置2 个 12 位 DAC，每个 DAC 对应一个输出通道，可配置为 8 位、12 位模式，支持 DMA 功能，波形产生支持噪声波、三角波，转换方式支持单独或同时转换，触发方式支持外部信号触发、内部定时器更新触发。

4.12 定时器

内置2 个 16 位高级定时器（TMR1/8）、8 个 16 位通用定时器（TMR3/4/9/10/11/12/13/14）、2 个 32 位通用定时器（TMR2/5）、2 个 16 位基本定时器（TMR6/7）、1 个独立看门狗定时器、1 个窗口看门狗定时器和 1 个系统滴答定时器。

看门狗定时器可以用来检测程序是否正常运行。

系统滴答定时器内核的外设，具有自动重装载功能，当计数器为0 时能产生一个可屏蔽系统中断，可以用于实时操作系统和普通延时。

表格 21 高级/通用/基本和系统滴答定时器功能比较

定时器类型	系统滴答定时器	基本定时器	通用定时器			高级定时器
定时器名称	Sys Tick Timer	TMR6/7	TMR2/5	TMR3/4	TMR9/10/11/12/13/14	TMR1/8
计数器分辨率	24 位	16 位	32 位	16 位	16 位	16 位
计数器类型	向下	向上	向上，向下，向上/下		向上	向上，向下，向上/下
预分频系数	-	1~65536 间任意整数	1~65536 间任意整数			1~65536 间任意整数
产生 DMA 请求	-	可以	可以			可以
捕获/比较通道	-	-	4			4
互补输出	-	没有	没有			有
引脚特性	-	-	1 路外部触发信号输入引脚； 4 路非互补通道引脚	2 (TMR9/12)路非互补通道引脚，其他 1 路		1 路外部触发信号输入引脚； 1 路刹车输入信号引脚； 3 对互补通道引脚； 1 路非互补通道引脚。
功能说明	专用于实时操作系统。 具有自动重加载功能。 当计数器为0 时能产生一个可屏蔽系统中断。 可编程时钟源。	用于产生 DAC 触发信号。 可以作为 16 位通用型时基计数器。	提供同步或事件链接功能。 在调试模式下，计数器可以被冻结。 可用于产生 PWM 输出。 每个定时器都有独立的 DMA 请求机制。 可以处理增量编码器的信号。	提供同步或事件链接功能。 在调试模式下，计数器可以被冻结。 可用于产生 PWM 输出。 每个定时器都有独立的 DMA 请求机制。		具有带死区插入的互补 PWM 输出。 配置为 16 位标准定时器时，它与 TMRx 定时器具有相同的功能。 配置为 16 位 PWM 发生器时，它具有全调制能力 (0~100%)。 在调试模式下，计数器可以被冻结，同时 PWM 输出被禁止。 提供同步或事件链接功能。

表格 22 IWDT 和WWDT 功能比较

名称	计数器分辨率	计数器类型	预分频系数	功能说明
独立看门狗	12 位	向下	1~256 之间的任意整数	由一个内部独立的 28KHz 的 RC 振荡器提供时钟；因为这个 RC 振荡器独立于主时钟，所以它可运行于停机和待机模式。 在发生问题时可复位整个系统。 可以作为一个自由定时器为应用程序提供超时管理。 通过选项字节可以配置成是软件或硬件启动看门狗。 在调试模式下，计数器可以被冻结。
窗口看门狗	7 位	向下	-	可以设置成自由运行。 在发生问题时可复位整个系统。 由主时钟驱动，具有早期预警中断功能； 在调试模式下，计数器可以被冻结。

4.13 RTC

内置 1 个 RTC，引脚有 LSECLK 信号输入引脚（OS32_IN、OS32_OUT）、2 个 TAMP 输入信号检测引脚（RTC_TAMP1/2）；时钟源可选择外部 32.768kHz 的外部晶振、谐振器或振荡器、LSICLK、HSECLK/128；默认由 V_{DD} 供电，当 V_{DD} 断电时，可自动切换至 V_{BAT} 供电，RTC 配置及时间数据不丢失；产生系统复位、软件复位、电源复位时，RTC 配置及时间数据不丢失；支持闹钟、日历功能。

4.13.1 备份域

内置 4KB 的备份 SRAM，20 个备份寄存器，默认由 V_{DD} 供电，当 V_{DD} 断电时，可自动切换至 V_{BAT} 供电，备份寄存器数据不丢失；产生系统复位、软件复位、电源复位时，备份寄存器数据不丢失。

4.14 RNG

嵌入一个 RNG，提供由集成模拟生成的 32 位随机数。

4.15 DCI

DCI 用于接收来自 CMOS 摄像头的高速数据流，它支持不同的数据格式，适用于黑白摄像头、X24 摄像头等。

4.16 CRC

内置 1 个 CRC（循环冗余校验）计算单元，可产生 CRC 码，可操作 8 位、16 位、32 位数据。

4.17 加密算法

4.17.1 BN

BN 模块是 RSA 和 ECC 算法的低成本加速器，它实现了有限域上几乎所有的大数目运算和魏尔斯特拉斯方程定义的具有 K 不等于 2 或 3 特征 p 的椭圆曲线上的点运算。RSA 加密解密采用了模幂法(MEXP)。椭圆曲线点乘法(ECPM)、点加法(ECPA)和点验证(ECPV)是针对 ECC 密码体制，如 SM2。在 RSA 中生成公钥，在 SM2 中生成内部参数，实现了模块化反转(MINV)。对质数生成过程中的数进行了 Rabin-Miller 质数检验。还支持模加(MADD)、模减(MSUB)、模乘(MMUL)、加(ADD)、减(SUB)和最有效位检测(MSBD)。目前还支持预合成用户定义的可配置防御对策。

4.17.2 SM3

SM3_H 是一种支持 AHB 接口的高性能 IP 核，广泛应用于数字签名和消息认证。SM3 是我国政府采用的加密哈希函数标准。哈希函数是一个迭代的单向函数，它可以处理消息以产生一个被称为消息摘要的浓缩表示。

4.17.3 SM4

SM4_H 是一种支持 AHB 接口的高性能 IP 核，是 2006 年 1 月发布的一种对称加密算法，在中国无线局域网 WAPI(有线认证和隐私基础设施)中得到了广泛应用。该 IP 核实现 SM4 标准算法，支持 ECB 和 CBC 模式的加解密。SM4 算法是一种 128 位输入数据和密钥的对称分组密码。为了提高操作速度，数据路径模块采用 8 个 s 盒同时进行加解密操作和密钥扩展，完成一轮加解密操作只需 32 个周期。

5 电气特性

5.1 电气特性测试条件

5.1.1 最大值和最小值

除非特别说明，所有产品是在 $T_A=25^{\circ}\text{C}$ 下在生产线上进行测试的。其最大和最小值可支持所定最恶劣的环境温度、供电电压和时钟频率。

在每个表格下方的注解中说明是通过综合评估、设计仿真或工艺特性得到的数据，没有在生产线上进行测试；在综合评估的基础上，通过样本测试，取其平均值再加减三倍的标准差(平均 $\pm 3\Sigma$)得到最大和最小数值。


5.1.2 典型值

除非特别说明，典型数据是基于 $T_A=25^{\circ}\text{C}$ 、 $V_{DD}=V_{DDA}=3.3\text{V}$ 测量，这些数据仅用于设计指导。

5.1.3 典型曲线

除非特别说明，典型曲线仅用于设计指导而未经测试。

5.1.4 电源方案



说明：图中的 V_{DDx} 表示 V_{DD} 的个数是 x 个

5.1.5 负载电容

图 10 测量引脚参数时的负载条件




图 11 引脚输入电压测量方案





图 12 功耗测量方案



5.2 通用工作条件下的测试

表格 23 通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部AHB 时钟频率	-	-	168	MHz
f _{PCLK1}	内部APB1 时钟频率	-	-	42	

符号	参数	条件	最小值	最大值	单位
fPCLK2	内部APB2 时钟频率	-	-	84	
VDD	主电源电压	-	1.8	3.6	V
VDDA	模拟电源电压 (都未使用ADC、DAC 时)	必须与VDD 相同	1.8	2.4	V
	模拟电源电压 (使用ADC、DAC 时)		2.4	3.6	
VBAT	备份域电源电压	-	1.65	3.6	V
TA	环境温度 (温度标号6)	最大功率耗散	-40	85	℃
	环境温度 (温度标号7)		-40	105	℃

注意：在上电和正常操作期间，建议使用相同的电源为VDD 和VDDA 供电，要求VDD 和VDDA 之间最多相差300mV。

5.3 绝对最大额定值

器件上的载荷如果超过绝对最大额定值，可能会导致器件永久性的损坏。这里只是给出能承受的最大载荷，不保证在此条件下器件的功能运行正常。

5.3.1 最大温度特性

表格 24 温度特性

符号	描述	数值	单位
TSTG	储存温度范围	-65 ~ +150	℃
TJ	最大结温度	125	℃

5.3.2 最大额定电压特性

所有的电源(VDD,VDDA)和地(VSS,VSSA)引脚必须始终连接到外部限定范围内的供电电源上。

表格 25 最大额定电压特性

符号	描述	最小值	最大值	单位
VDD - VSS	外部主供电电压	-0.3	4.0	V
VIN	在5V 容忍的引脚上的输入电压	VSS-0.3	VDD+4	
	在其它引脚上的输入电压	VSS-0.3	4.0	
ΔVDDx	不同供电引脚之间的电压差	-	50	mV
VSSx-VSS	不同接地引脚之间的电压差	-	50	

5.3.3 最大额定电流特性

表格 26 电流特性

符号	描述	最大值	单位
IVDD	经过VDD/VDDA 电源线的总电流(供应电流) ⁽¹⁾	240	mA

符号	描述	最大值	单位
I _{VSS}	经过V _{SS} 地线的总电流(流出电流) ⁽¹⁾	240	
I _{IO}	任意 I/O 和控制引脚上的灌电流	25	
	任意 I/O 和控制引脚上的拉电流	25	
I _{INJ(PIN)} ⁽²⁾	5T 引脚的注入电流	-5/+0	
	其他引脚的注入电流	±5	
ΣI _{INJ(PIN)} ⁽²⁾	所有 I/O 和控制引脚上的总注入电流 ⁽⁴⁾	±25	

1. 所有的电源(V_{DD}, V_{DDA})和地(V_{SS}, V_{SSA})必须始终在允许范围内。
2. 流出电流会干扰器件的模拟性能。
3. I/O 不能进行正注入; V_{IN}<V_{SS} 时, I_{INJ(PIN)}不能超过最大允许输入电压值。
4. 如果V_{IN}超过最大值, 必须在外部限制 I_{INJ(PIN)}不超过其最大值。当V_{IN}> V_{DD} 时, 电流流入引脚; 当V_{IN}<V_{SS} 时, 电流流出引脚。
5. 当几个 I/O 口同时有注入电流时, ΣI_{INJ(PIN)}的最大值为流入电流与流出电流的即时绝对值之和。

5.3.4 静电放电 (ESD)

表格 27 ESD 绝对最大额定值

符号	参数	条件	范围	单位
V _{ESD(HBM)}	静电放电电压 (人体模型)	T _A = +25 °C, 符合ANSI/ESDA/JEDEC JS-001-2017	±4000	V

注: 由第三方测试机构测试, 不在生产中测试。

5.3.5 静态栓锁 (LU)

表格 28 静态栓锁

符号	参数	条件	类型
LU	静态栓锁类	T _A = +105°C,符合JEDEC JESD78F-2022	II类A

注: 由第三方测试机构测试, 不在生产中测试。

5.4 片上存储器

5.4.1 Flash 特性

表格 29 Flash 存储器特性

符号	参数		条件	最小值	典型值	最大值	单位
t _{prog}	8/16/32 位编程时间		T _A = -40~105°C V _{DD} =2.4~3.6V	-	43	60	μs
t _{ERASE1}	页 (16KBytes) 擦除时间	8 位	T _A = -40~105°C V _{DD} =2.4~3.6V	-	60	120	ms
		16 位		-	60	120	
		32 位		-	60	120	
t _{ERASE2}	页 (64KBytes) 擦除时间	8 位		-	250	500	

符号	参数		条件	最小值	典型值	最大值	单位
t _{ERASE3}		16 位		-	250	500	
		32 位		-	250	500	
	页（128KBytes）擦除时间	8 位		-	500	1000	
		16 位		-	500	1000	
		32 位		-	500	1000	
t _{ME}	整片擦除时间	8 位	T _A = -40~105℃ V _{DD} =2.4~3.6V	-	10	20	ms
		16 位		-	10	20	
		32 位		-	10	20	
V _{prog}	8 位编程的电压		T _A = -40~105℃	1.8	-	3.6	V
	16 位编程的电压			2.1	-	3.6	
	32 位编程的电压			2.7	-	3.6	
t _{RET}	数据保存时间		T _A = 125℃	10.77	-	-	years
N _{RW}	擦写周期		T _A = 85℃	100K	-	-	cycles

注：由综合评估得出，不在生产中测试。

5.5 时钟

5.5.1 外部时钟源特性

5.5.1.1 晶体谐振器产生的高速外部时钟

有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。

表格 30 HSECLK4~26MHz 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{OSC_IN}	振荡器频率	-	4	8	26	MHz
R _F	反馈电阻	-	-	200	-	kΩ
I _{DD} (HSECLK)	HSECLK 电流消耗	V _{DD} =3.3V, C _L =10pF@8MHz	-	-	0.5	mA
t _{SU} (HSECLK)	启动时间	V _{DD} 是稳定的	-	2	-	ms
G _m	振荡器跨导	启动	5.65	-	-	mA/V

注：由综合评估得出，不在生产中测试。

5.5.1.2 晶体谐振器产生的低速外部时钟

有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。

表格 31 LSECLK 振荡器特性($f_{LSECLK}=32.768\text{KHz}$)

符号	参数	条件	最小值	典型值	最大值	单位
f_{OSC_IN}	振荡器频率	-	-	32.768	-	KHz
$I_{DD}(LSECLK)$	LSECLK 电流消耗	-	-	-	1	μA
$t_{SU}(LSECLK)^{(1)}$	启动时间	V_{DD} 稳定	-	2	-	s

注：由综合评估得出，不在生产中测试。

(1) $t_{SU}(LSECLK)$ 是启动时间，是从软件使能 LSECLK 开始测量，直至得到稳定的32.768KHz 振荡这段时间；这个数值是使用一个标准的晶体谐振器测量得到的，它可能因晶体制造商的不同而不同。

5.5.2 内部时钟源特性

5.5.2.1 高速内部（HSICLK）RC 振荡器

表格 32 HSICLK 振荡器特性

符号	参数	条件		最小值	典型值	最大值	单位
f_{HSICLK}	频率	-		-	16	-	MHz
$A_{CC}(HSICLK)$	HSICLK 振荡器的精度	工厂校准	$V_{DD}=3.3\text{V}$ ， $T_A=25^{\circ}\text{C}$	-1	-	1	%
			$V_{DD}=2\sim 3.6\text{V}$ ， $T_A=-40\sim 105^{\circ}\text{C}$	-2	-	4	%
$I_{DDA}(HSICLK)$	HSICLK 振荡器功耗	-		-	100	120	μA
$t_{SU}(HSICLK)$	HSICLK 振荡器启动时间	$V_{DD}=3.3\text{V}$ ， $T_A=-40\sim 105^{\circ}\text{C}$		-	3.7	5	μs

注：由综合评估得出，不在生产中测试。

5.5.2.2 低速内部（LSICLK）RC 振荡器

表格 33 LSICLK 振荡器特性

符号	参数	最小值	典型值	最大值	单位
f_{LSICLK}	频率（ $V_{DD}=2\sim 3.6\text{V}$ ， $T_A=-40\sim 105^{\circ}\text{C}$ ）	20	28	35	KHz
$I_{DD}(LSICLK)$	LSICLK 振荡器功耗	-	0.4	0.6	μA
$t_{SU}(LSICLK)$	LSICLK 振荡器启动时间，（ $V_{DD}=3.3\text{V}$ ， $T_A=-40\sim 105^{\circ}\text{C}$ ）	-	16	40	μs

注：由综合评估得出，不在生产中测试。

5.5.3 PLL 特性

表格 34 PLL1特性

符号	参数	数值			单位
		最小值	典型值	最大值	
f_{PLL1_IN}	PLL1 输入时钟	0.92	1	2.1	MHz
	PLL1 输入时钟占空比	40	-	60	%
f_{PLL1_OUT}	PLL1 倍频输出时钟($V_{DD}=3.3\text{V}$ ， $T_A=-40\sim 105^{\circ}\text{C}$)	24	-	168	MHz

符号	参数	数值			单位
		最小值	典型值	最大值	
f _{PLL1_48_OUT}	PLL1 倍频输出48MHz 时钟(V _{DD} =3.3V, T _A =-40~105℃)	-	48	75	MHz
t _{LOCK1}	PLL1 锁相时间	60	-	120	μs

注：由综合评估得出，不在生产中测试。

表格 35 PLL2 特性

符号	参数	数值			单位
		最小值	典型值	最大值	
f _{PLL2_IN}	PLL2 输入时钟	0.92	1	2.1	MHz
	PLL2 输入时钟占空比	40	-	60	%
f _{PLL2_OUT}	PLL2 倍频输出时钟, (V _{DD} =3.3V, T _A =-40~105℃)	20	-	144	MHz
t _{LOCK1}	PLL 锁相时间	82	-	150	μs

5.6 电源与电源管理

5.6.1 上电/掉电特性

表格 36 上电/掉电特性

符号	参数	条件	最小值	典型值	最大值	单位
t _{VDD}	V _{DD} 上升速率	-	10	-	200000	μs/V
	V _{DD} 下降速率		10	-	200000	

5.6.2 内嵌复位和电源控制模块特性测试

表格 37 内嵌复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{POR/PDR}	上电/掉电复位阈值	下降沿	1.68	1.70	1.70	V
		上升沿	1.71	1.72	1.73	V
V _{BOR1}	欠压阈值级别 1	下降沿	2.19	2.21	2.24	V
		上升沿	2.27	2.29	2.30	V
V _{BOR2}	欠压阈值级别 2	下降沿	2.49	2.51	2.55	V
		上升沿	2.56	2.58	2.59	V
V _{BOR3}	欠压阈值级别 3	下降沿	2.81	2.84	2.87	V
		上升沿	2.89	2.91	2.92	V
V _{BORhyst}	BOR 迟滞	-	-	100	-	mV
V _{PDRhyst}	PDR 迟滞	-	-	40.00	50.00	mV
T _{RSTTEMPO}	复位持续时间	-	0.70	0.95	1.48	ms

注：由综合评估得出，不在生产中测试。

表格 38 可编程电源电压检测器特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{PVD}	可编程电源电压检测器 电平选择	PLS[2:0]=000 (上升沿)	2.14	-	2.18	V
		PLS[2:0]=000 (下降沿)	2.03	-	2.10	V
		PLS[2:0]=000 (PVD 迟滞)	80.00	-	120.00	mV
		PLS[2:0]=001 (上升沿)	2.30	-	2.34	V
		PLS[2:0]=001 (下降沿)	2.18	-	2.23	V
		PLS[2:0]=001 (PVD 迟滞)	90.00	-	120.00	mV
		PLS[2:0]=010 (上升沿)	2.44	-	2.48	V
		PLS[2:0]=010 (下降沿)	2.32	-	2.37	V
		PLS[2:0]=010 (PVD 迟滞)	110	-	120	mV
		PLS[2:0]=011 (上升沿)	2.58	-	2.63	V
		PLS[2:0]=011 (下降沿)	2.49	-	2.53	V
		PLS[2:0]=011 (PVD 迟滞)	90	-	100	mV
		PLS[2:0]=100 (上升沿)	2.75	-	2.80	V
		PLS[2:0]=100 (下降沿)	2.64	-	2.68	V
		PLS[2:0]=100 (PVD 迟滞)	110	-	120	mV
		PLS[2:0]=101 (上升沿)	2.91	-	2.97	V
		PLS[2:0]=101 (下降沿)	2.81	-	2.86	V
		PLS[2:0]=101 (PVD 迟滞)	100	-	110	mV
		PLS[2:0]=110 (上升沿)	3.02	-	3.08	V
		PLS[2:0]=110 (下降沿)	2.90	-	2.96	V
		PLS[2:0]=110 (PVD 迟滞)	110	-	120	mV
		PLS[2:0]=111 (上升沿)	3.12	-	3.19	V
		PLS[2:0]=111 (下降沿)	3.00	-	3.07	V
		PLS[2:0]=111 (PVD 迟滞)	110	-	120	mV

注：由综合评估得出，不在生产中测试。

5.7 功耗

5.7.1 功耗测试环境

- (1) 执行 Dhrystone2.1，编译环境为 Keil.V5，编译优化等级为 L0 条件下测得的。
- (2) 所有的 I/O 引脚都处于模拟输入模式，并连接到一个静态电平上 V_{DD} 或 V_{SS}（无负载）
- (3) 除非特别说明，所有的外设都关闭

(4) Flash 等待周期的设置与 f_{HCLK} 的关系:

- | 0~30MHz: 0 个等待周期
- | 30~60MHz: 1 个等待周期
- | 60~90MHz: 2 个等待周期
- | 90~120MHz: 3 个等待周期
- | 120~150MHz: 4 个等待周期
- | 150~168MHz: 5 个等待周期

(5) 当外设开启时: $f_{PCLK1}=f_{HCLK}/4$, $f_{PCLK2}=f_{HCLK}/2$

5.7.2 运行模式功耗

表格 39 程序在 Flash (ART 开) 执行, 运行模式的功耗

参数	条件	f_{HCLK}	典型值 ⁽¹⁾		最大值 ⁽¹⁾	
			$T_A=25^{\circ}\text{C}$, $V_{DD}=3.3\text{V}$		$T_A=105^{\circ}\text{C}$, $V_{DD}=3.6\text{V}$	
			$I_{DDA}(\mu\text{A})$	$I_{DD}(\text{mA})$	$I_{DDA}(\mu\text{A})$	$I_{DD}(\text{mA})$
运行模式功耗	HSECLK bypass ⁽²⁾ , 使能所有外设 ⁽³⁾	168MHz	751.56	67.70	802.2	74.02
		144MHz	693.94	52.75	745.2	57.66
		120MHz	637.4	44.49	691.1	49.39
		90MHz	780.88	34.37	831.7	39.375
		60MHz	636.86	23.86	689.6	28.7
		30MHz	636.62	13.29	689.4	18.099
		25MHz	115.372	10.83	127.76	15.627
		16MHz	115.418	7.21	127.93	11.905
		8MHz	115.36	3.93	127.77	8.587
		4MHz	115.328	2.31	127.78	6.967
		2MHz	115.36	1.49	127.82	6.17
	HSECLK bypass ⁽²⁾ , 关闭所有外设	168MHz	750.88	28.35	801.4	34.352
		144MHz	692.84	22.02	744.7	26.958
		120MHz	636.82	18.54	691.1	23.48
		90MHz	779.8	14.45	831.9	19.302
		60MHz	636.52	10.04	689.8	14.924
		30MHz	636.4	5.75	690.2	10.563
		25MHz	115.318	4.38	128.66	9.115
		16MHz	115.344	3.01	128.44	7.673
		8MHz	115.358	1.86	127.8	6.481
		4MHz	115.348	1.27	127.84	5.93
		2MHz	115.36	0.99	127.86	5.645

注:

- (1) 由综合评估得出，不在生产中测试。
- (2) 外部时钟为4MHz，当 $f_{HCLK} > 25\text{MHz}$ 时，开启PLL；否则关闭PLL。
- (3) 当ADC、DAC、HSECLK、LSECLK、HSICLK、LSICLK 等模拟外设打开时，需要考虑额外的功耗。

表格 40 程序在Flash（ART 关）执行，运行模式的功耗

参数	条件	f_{HCLK}	典型值 ⁽¹⁾		最大值 ⁽¹⁾	
			$T_A=25^{\circ}\text{C}$, $V_{DD}=3.3\text{V}$		$T_A=105^{\circ}\text{C}$, $V_{DD}=3.6\text{V}$	
			$I_{DDA}(\mu\text{A})$	$I_{DD}(\text{mA})$	$I_{DDA}(\mu\text{A})$	$I_{DD}(\text{mA})$
运行模式功耗	HSECLK bypass ⁽²⁾ ，使能所有外设 ⁽³⁾	168MHz	751.66	64.25	802	70.52
		144MHz	693.58	51.09	745.3	56.05
		120MHz	637.26	43.99	690.2	48.92
		90MHz	780.86	34.91	831.4	39.971
		60MHz	636.78	25.02	689.4	29.894
		30MHz	636.66	14.33	689	19.315
		25MHz	115.362	11.80	127.72	16.725
		16MHz	115.362	7.83	127.75	12.527
		8MHz	115.35	4.27	127.8	8.994
		4MHz	115.35	2.45	127.88	7.13
		2MHz	115.362	1.57	127.76	6.279
	HSECLK bypass ⁽²⁾ ，关闭所有外设	168MHz	750.94	24.71	801.4	30.851
		144MHz	692.82	20.21	744.7	25.179
		120MHz	636.76	17.96	689.8	22.905
		90MHz	780.46	15.03	831.6	20.009
		60MHz	636.46	11.19	689.8	16.127
		30MHz	636.38	6.79	689.9	11.675
		25MHz	115.33	5.26	128.5	10.148
		16MHz	115.32	3.65	127.96	8.458
		8MHz	115.364	2.14	127.82	6.8
		4MHz	115.35	1.43	127.68	6.114
		2MHz	115.532	1.07	127.9	5.815

注:

- (1) 由综合评估得出，不在生产中测试。
- (2) 外部时钟为4MHz，当 $f_{HCLK} > 25\text{MHz}$ 时，开启PLL；否则关闭PLL。
- (3) 当ADC、DAC、HSECLK、LSECLK、HSICLK、LSICLK 等模拟外设打开时，需要考虑额外的功耗。

表格 41 程序在 RAM 中执行，运行模式的功耗

参数	条件	f _{HCLK}	典型值 ⁽¹⁾		最大值 ⁽¹⁾	
			T _A =25℃, V _{DD} =3.3V		T _A =105℃, V _{DD} =3.6V	
			I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
运行模式功耗	HSECLK bypass ⁽²⁾ , 使能所有外设 ⁽³⁾	168MHz	752.14	70.29	803.8	76.51
		144MHz	693.74	54.73	745.5	59.73
		120MHz	637.6	46.22	690.4	51.16
		90MHz	781	35.67	832	40.53
		60MHz	637.02	24.70	689.8	29.646
		30MHz	636.74	13.74	689.2	18.596
		25MHz	115.42	11.23	127.85	16.02
		16MHz	115.374	7.42	127.88	12.204
		8MHz	115.37	4.05	127.81	8.836
		4MHz	115.376	2.38	127.72	7.124
		2MHz	115.347	1.53	127.76	6.267
	HSECLK bypass ⁽²⁾ , 关闭所有外设	168MHz	751.38	31.03	802.4	37.286
		144MHz	693	24.11	744.7	29.106
		120MHz	636.88	20.30	689.8	25.226
		90MHz	780.56	15.81	931.6	20.743
		60MHz	636.68	10.92	690	15.802
		30MHz	636.62	6.19	689.7	11.021
		25MHz	115.364	4.75	128.42	9.478
		16MHz	115.348	3.26	128.79	8.067
		8MHz	115.378	1.97	127.76	6.706
		4MHz	115.364	1.33	127.73	6.037
		2MHz	115.34	1.02	127.74	5.703

注:

- (1) 由综合评估得出，不在生产中测试。
- (2) 外部时钟为4MHz，当 f_{HCLK}>25MHz 时，开启PLL；否则关闭PLL。
- (3) 当ADC、DAC、HSECLK、LSECLK、HSICLK、LSICLK 等模拟外设打开时，需要考虑额外的功耗。

5.7.3 睡眠模式功耗

表格 42 程序在 Flash（ART 关）中执行，睡眠模式下的功耗

参数	条件	f _{HCLK}	典型值 ⁽¹⁾		最大值 ⁽¹⁾	
			T _A =25℃, V _{DD} =3.3V		T _A =105℃, V _{DD} =3.6V	
			I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
睡眠模式功耗	HSECLK bypass ⁽²⁾ , 使能所有外设	168MHz	751.34	54.18	802.1	60.33
		144MHz	693.26	42.25	745	47.12
		120MHz	637.24	35.75	689.8	40.53
		90MHz	780.6	27.69	831.2	32.539
		60MHz	636.72	19.33	689.2	24.149
		30MHz	636.46	11.02	689.2	15.8
		25MHz	115.356	8.96	127.77	13.7
		16MHz	115.34	5.99	127.71	10.68
		8MHz	115.334	3.33	127.78	8.01
		4MHz	115.332	2.00	127.84	6.669
		2MHz	115.352	1.34	127.82	6.017
	HSECLK bypass ⁽²⁾ , 关闭所有外设	168MHz	750.52	13.91	801	19.858
		144MHz	692.58	10.82	743.9	15.637
		120MHz	636.46	9.20	689	13.987
		90MHz	780.24	7.44	830.6	12.206
		60MHz	636.42	5.33	689	10.067
		30MHz	636.36	3.38	688.8	8.099
		25MHz	115.374	2.41	127.84	7.075
		16MHz	115.346	1.79	127.74	6.459
		8MHz	115.354	1.23	127.83	5.914
		4MHz	115.36	0.96	127.86	5.63
		2MHz	115.422	0.83	127.84	5.535

注:

- (1) 由综合评估得出，不在生产中测试。
- (2) 外部时钟为4MHz，当 f_{HCLK}>25MHz 时，开启 PLL；否则关闭 PLL。

5.7.4 停机模式功耗

表格 43 停机模式功耗

条件		典型值 ⁽¹⁾ , (T _A =25℃)						最大值 ⁽¹⁾ , (V _{DD} =3.6V)	
		V _{DD} =2.4V		V _{DD} =3.3V		V _{DD} =3.6V		T _A =105℃	
		I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
调压器处于运行模式，所有振荡器处于关闭状态	Flash 停止模式，RC 内部振荡器和高速振荡器关闭(无独立看门狗)	9.28	0.69	9.80	0.70	10.05	0.71	12.36	20.00
	Flash 掉电模式，RC 内部振荡器和高速振荡器关闭(无独立看门狗)	9.23	0.69	9.72	0.70	10	0.70	12.35	20.00
调压器处于低功耗模式，所有振荡器处于关闭状态	Flash 停止模式，RC 内部振荡器和高速振荡器关闭(无独立看门狗)	4.18	0.21	4.65	0.21	4.87	0.21	5.91	15.00
	Flash 掉电模式，RC 内部振荡器和高速振荡器关闭(无独立看门狗)	4.19	0.20	4.64	0.20	4.86	0.20	5.86	15.00

注：（1）由综合评估得出，不在生产中测试。

5.7.5 待机模式功耗

表格 44 待机模式功耗

条件		典型值 ⁽¹⁾ , (T _A =25℃)						最大值 ⁽¹⁾ , (V _{DD} =3.6V)	
		V _{DD} =2.4V		V _{DD} =3.3V		V _{DD} =3.6V		T _A =105℃	
		I _{DDA} (μA)	I _{DD} (μA)	I _{DDA} (μA)	I _{DD} (μA)	I _{DDA} (μA)	I _{DD} (μA)	I _{DDA} (μA)	I _{DD} (μA)
待机模式下的电源电流	备份 SRAM 打开，低速振荡器和 RTC 打开	2.15	8.38	2.56	9.73	2.83	10.19	3.76	59.39
	备份 SRAM 关闭，低速振荡器和 RTC 打开	2.15	3.52	2.62	4.46	2.81	5.11	3.48	32.00
	备份 SRAM 打开，RTC 关闭	2.13	7.33	2.62	8.24	2.81	8.64	3.45	58.24
	备份 SRAM 关闭，RTC 关闭	2.13	2.51	2.61	3.31	2.78	3.68	3.45	19.20

注：（1）由综合评估得出，不在生产中测试。

5.7.6 外设功耗

外设功耗 = 使能该外设时钟的电流 — 禁止该外设的时钟的电流。

表格 45 外设功耗

参数	外设	典型值 ⁽¹⁾ T _A =25℃, V _{DD} =3.3V		单位
		168MHz	144MHz	
AHB1 (最高 168MHz)	DMA1	5.4	4.21	mA
	DMA2	5.56	4.3	
	ETH	3	2.35	
	OTG_HS	4.21	3.26	
	GPIOA	0.32	0.25	
	GPIOB	0.31	0.24	
	GPIOC	0.32	0.24	
	GPIOD	0.3	0.23	
	GPIOE	0.31	0.25	
	GPIOF	0.33	0.26	
	GPIOG	0.3	0.24	
	GPIOH	0.3	0.24	
	GPIOI	0.3	0.24	
	CRC	0.03	0.03	
	OTG_FS	3.12	2.41	
	DCI	0.79	0.61	
	RNG	0.16	0.12	
AHB2 (最高 168MHz)	EMMC	1.68	1.3	
AHB3 (最高 168MHz)	TMR2	0.46	0.36	
APB1 (最高 42MHz)	TMR3	0.35	0.27	
	TMR4	0.34	0.27	
	TMR5	0.46	0.35	
	TMR6	0.08	0.07	
	TMR7	0.08	0.06	
	TMR12	0.19	0.15	
	TMR13	0.14	0.11	
	TMR14	0.14	0.1	
	WWDT	0.02	0.02	
	SPI2/I2S2	0.12	0.1	
	SPI3/I2S3	0.12	0.1	
	USART2	0.11	0.09	
	USART3	0.12	0.09	

参数	外设	典型值 ⁽¹⁾ T _A =25℃, V _{DD} =3.3V		单位
		168MHz	144MHz	
	UART4	0.11	0.08	
	UART5	0.11	0.08	
	I2C1	0.12	0.09	
	I2C2	0.12	0.09	
	I2C3	0.12	0.1	
	CAN1	0.18	0.14	
	CAN2	0.16	0.13	
	PMU	0.01	0.01	
	DAC	0.08	0.06	
	SDIO	0.41	0.32	
APB2 (最高 84MHz)	TMR1	0.99	0.77	
	TMR8	0.97	0.77	
	TMR9	0.41	0.32	
	TMR10	0.27	0.21	
	TMR11	0.26	0.22	
	ADC1	0.27	0.22	
	ADC2	0.27	0.22	
	ADC3	0.28	0.23	
	SPI1	0.12	0.11	
	USART1	0.22	0.18	
	USART6	0.21	0.18	
	SYSCFG	0.05	0.05	

注：由综合评估得出，不在生产中测试。

5.7.7 备份域功耗

表格 46 V_{BAT} 功耗

符号	参数	条件	典型值 ⁽¹⁾ , T _A =25℃		最大值 ⁽¹⁾ , V _{BAT} =3.6V		单位
			V _{BAT} =2.4V	V _{BAT} =3.3V	T _A =85℃	T _A =105℃	
IDD_VBAT	LSECLK、RTC 处于开启状态	备用 SRAM 开启，低速振荡器和 RTC 开启	1.894	2.262	6	11	μA
		备用 SRAM 关闭，低速振荡器和 RTC 开启	1.08	1.412	3	5	
		备用 SRAM 开启，RTC 关闭	0.926	1.116	5	10	
		备用 SRAM 关闭，RTC 关闭	0.02	0.128	2	4	

注：（1）由综合评估得出，不在生产中测试。

5.8 低功耗模式唤醒时间

低功耗唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令的时间，其中 $V_{DD}=V_{DDA}$ 。

表格 47 低功耗唤醒时间

符号	参数	条件	最小值	典型值	最大值	单位
$t_{WUSLEEP}$	从睡眠模式唤醒	-	39.00	59	61.20	ns
t_{WUSTOP}	从停机模式唤醒	调压器处于运行模式，Flash 在停止模式	12.51	13.602	14.99	μs
		调压器处于低功耗模式，Flash 在停止模式	15.51	19.552	22.93	
		调压器处于运行模式，Flash 在深度掉电模式	125.63	133.156	135.16	
		调压器处于低功耗模式，Flash 在深度掉电模式	133.52	136.956	139.60	
$t_{WUSTDBY}$	从待机模式唤醒	-	173.03	214.056	227.96	

注：由综合评估得出，不在生产中测试。

5.9 I/O 端口特性

表格 48 直流特性($T_A=-40^{\circ}C-105^{\circ}C, V_{DD}=2\sim 3.6V$)


符号	参数	条件	最小值	典型值	最大值	单位
V_{IL}	输入低电平电压	STD 和 STDA I/O	-	-	$0.3V_{DD}-0.04$	V
		5T 和 5Tf I/O	-	-	$0.3V_{DD}$	
		Boot0 引脚	-	-	$0.1V_{DD}+0.1$	
V_{IH}	输入高电平电压	STD 和 STDA I/O	$0.45V_{DD}+0.3$	-	-	V
		5T 和 5Tf I/O	$0.7V_{DD}$	-	-	
		Boot0 引脚	$0.17V_{DD}+0.7$	-	-	
V_{hys}	施密特触发器迟滞	STD、STDA 和 5T、5Tf I/O	$10\% V_{DD}$	-	-	mV
		Boot0 引脚	0.1	-	-	
I_{ikg}	输入漏电流	数字模式下 STDA, $V_{DDIOx} \leq V_{IN} \leq V_{DDA}$	-	-	± 1	μA
		5T 和 5Tf I/O, $V_{DDIOx} \leq V_{IN} \leq 5V$	-	-	3	
R_{PU}	弱上拉等效电阻	除 PA10 和 PB12, $V_{IN}=V_{SS}$	30	40	50	k Ω
		PA10 和 PB12	7	10	14	
R_{PD}	弱下拉等效电阻	除 PA10 和 PB12, $V_{IN}=V_{DD}$	30	40	50	
		PA10 和 PB12	7	10	14	
C_{IO}	I/O 销电容	-	-	5	-	pF

表格 49 交流特性($T_A=25^{\circ}\text{C}$)

SPEED[1:0]	符号	参数	条件	最小值	最大值	单位
00	$f_{\max(\text{IO})\text{out}}$	最大频率	$C_L=50\text{pF}, V_{DD}>2.7\text{V}$	-	4	MHz
			$C_L=50\text{pF}, V_{DD}>1.8\text{V}$	-	2	
			$C_L=10\text{pF}, V_{DD}>2.7\text{V}$	-	8	
			$C_L=10\text{pF}, V_{DD}>1.8\text{V}$	-	4	
	$t_{r(\text{IO})\text{out}}/t_{f(\text{IO})\text{out}}$	输出高至低电平的下降时间和输出低至高电平的上升时间	$C_L=50\text{ pF}, V_{DD}=1.8\text{ V}-3.6\text{V}$	-	100	ns
01	$f_{\max(\text{IO})\text{out}}$	最大频率	$C_L=50\text{pF}, V_{DD}>2.7\text{V}$	-	25	MHz
			$C_L=50\text{pF}, V_{DD}>1.8\text{V}$	-	12.5	
			$C_L=10\text{pF}, V_{DD}>2.7\text{V}$	-	50	
			$C_L=10\text{pF}, V_{DD}>1.8\text{V}$	-	20	
	$t_{r(\text{IO})\text{out}}/t_{f(\text{IO})\text{out}}$	输出高至低电平的下降时间和输出低至高电平的上升时间	$C_L=30\text{pF}, V_{DD}>2.7\text{V}$	-	10	ns
			$C_L=30\text{pF}, V_{DD}>1.8\text{V}$	-	20	
			$C_L=10\text{pF}, V_{DD}>2.7\text{V}$	-	6	
			$C_L=10\text{pF}, V_{DD}>1.8\text{V}$	-	10	
10	$f_{\max(\text{IO})\text{out}}$	最大频率	$C_L=30\text{pF}, V_{DD}>2.7\text{V}$	-	50	MHz
			$C_L=30\text{pF}, V_{DD}>1.8\text{V}$	-	25	
			$C_L=10\text{pF}, V_{DD}>2.7\text{V}$	-	100	
			$C_L=10\text{pF}, V_{DD}>1.8\text{V}$	-	50	
	$t_{r(\text{IO})\text{out}}/t_{f(\text{IO})\text{out}}$	输出高至低电平的下降时间和输出低至高电平的上升时间	$C_L=30\text{pF}, V_{DD}>2.7\text{V}$	-	6	ns
			$C_L=30\text{pF}, V_{DD}>1.8\text{V}$	-	10	
			$C_L=10\text{pF}, V_{DD}>2.7\text{V}$	-	4	
			$C_L=10\text{pF}, V_{DD}>1.8\text{V}$	-	6	
11	$f_{\max(\text{IO})\text{out}}$	最大频率	$C_L=30\text{pF}, V_{DD}>2.7\text{V}$	-	100	MHz
			$C_L=30\text{pF}, V_{DD}>1.8\text{V}$	-	50	
			$C_L=10\text{pF}, V_{DD}>2.7\text{V}$	-	180	
			$C_L=10\text{pF}, V_{DD}>1.8\text{V}$	-	100	
	$t_{r(\text{IO})\text{out}}/t_{f(\text{IO})\text{out}}$	输出高至低电平的下降时间和输出低至高电平的上升时间	$C_L=30\text{pF}, V_{DD}>2.7\text{V}$	-	4	ns
			$C_L=30\text{pF}, V_{DD}>1.8\text{V}$	-	6	
			$C_L=10\text{pF}, V_{DD}>2.7\text{V}$	-	2.5	
			$C_L=10\text{pF}, V_{DD}>1.8\text{V}$	-	4	

SPEED[1:0]	符号	参数	条件	最小值	最大值	单位
-	t_{EINTipw}	EINT 控制器检测到的外部信号的脉冲宽度	-	10	-	

图 13 输入输出交流特性定义



表格 50 输出驱动电压特性($T_A=25^{\circ}\text{C}$)

符号	参数	条件	最小值	最大值	单位
V_{OL}	I/O 引脚输出低电平电压	CMOS 端口, $ I_{IO} =8\text{mA}$, $2.7\text{V} < V_{DD} < 3.6\text{V}$	-	0.4	V
V_{OH}	I/O 引脚输出高电平电压		$V_{DD}-0.4$	-	
V_{OL}	I/O 引脚输出低电平电压	TTL 端口, $ I_{IO} =20\text{mA}$, $2.7\text{V} < V_{DD} < 3.6\text{V}$	-	0.4	
V_{OH}	I/O 引脚输出高电平电压		2.4	-	
V_{OL}	I/O 引脚输出低电平电压	$ I_{IO} =20\text{mA}$, $2.7\text{V} < V_{DD} < 3.6\text{V}$	-	1.3	V
V_{OH}	I/O 引脚输出高电平电压		$V_{DD}-1.3$	-	
V_{OL}	I/O 引脚输出低电平电压	$ I_{IO} =6\text{mA}$, $2.7\text{V} < V_{DD} < 3.6\text{V}$	-	0.4	
V_{OH}	I/O 引脚输出高电平电压		$V_{DD}-0.4$	-	

注：由综合评估得出，不在生产中测试。

5.10 NRST 引脚特性

NRST 引脚输入驱动采用CMOS 工艺，它连接了一个永久性上拉电阻 R_{PU} 。

表格 51 NRST 引脚特性 ($T_A=-40\sim105^{\circ}\text{C}$, $V_{DD}=2\sim3.6\text{V}$)

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL}(\text{NRST})$	NRST 输入低电平电压	TTL 端口, $2.7\text{V} \leq V_{DD} \leq 3.6\text{V}$	-	-	0.8	V
$V_{IH}(\text{NRST})$	NRST 输入高电平电压		2	-	-	
$V_{IL}(\text{NRST})$	NRST 输入低电平电压	CMOS 端口, $1.8\text{V} \leq V_{DD} \leq 3.6\text{V}$	-	-	$0.3V_{DD}$	
$V_{IH}(\text{NRST})$	NRST 输入高电平电压		$0.7V_{DD}$	-	-	

符号	参数	条件	最小值	典型值	最大值	单位
$V_{hys}(NRST)$	NRST 施密特触发器电压迟滞	-	-	200	-	mV
R_{PU}	弱上拉等效电阻	$V_{IN}=V_{SS}$	30	40	50	k Ω
$V_F(NRST)$	NRST 输入滤波脉冲	-	-	-	100	ns
$V_{NF}(NRST)$	NRST 输入未过滤的脉冲	$V_{DD}>2.7V$	300	-	-	
T_{NRST_OUT}	产生的复位脉冲持续时间	重置内部来源	20	-	-	μs

5.11 通信外设

5.11.1 I2C 外设特性


为达到标准模式 I2C 的最大频率， f_{PCLK1} 必须大于 2MHz。为达到快速模式 I2C 的最大频率， f_{PCLK1} 必须大于 4MHz。

表格 52 I2C 接口特性($T_A=25^{\circ}C, V_{DD}=3.3V$)

符号	参数	标准 I2C		快速 I2C		单位
		最小值	最大值	最小值	最大值	
$t_w(SCLL)$	SCL 时钟低时间	4.7	-	1.3	-	μs
$t_w(SCLH)$	SCL 时钟高时间	4.0	-	0.6	-	
$t_{su}(SDA)$	SDA 建立时间	250	-	100	-	ns
$t_h(SDA)$	SDA 数据保持时间	0	-	0	900	
$t_r(SDA)/t_r(SCL)$	SDA 和 SCL 上升时间	-	1000	$20+0.1C_b$	300	
$t_f(SDA)/t_f(SCL)$	SDA 和 SCL 下降时间	-	300	-	300	
$t_h(STA)$	开始条件保持时间	4.0	-	0.6	-	μs
$t_{su}(STA)$	重复的开始条件建立时间	4.7	-	0.6	-	
$t_{su}(STO)$	停止条件建立时间	4.0	-	0.6	-	
$t_w(STO:STA)$	停止条件至开始条件的时间(总线空闲)	4.7	-	1.3	-	
C_b	每条总线的容性负载	-	400	-	400	pF

注：由综合评估得出，不在生产中测试。

图 14 总线交流波形和测量电路



注：测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

5.11.2 SPI 外设特性

表格 53 SPI 特性(T_A=25℃,V_{DD}=3.3V)

符号	参数	条件	最小值	最大值	单位
f _{SCK}	SPI 时钟频率	主模式, SPI1, 2.7V<V _{DD} <3.6V	-	42	MHz
		从模式, SPI1, 2.7V<V _{DD} <3.6V	-	42	
1/t _c (SCK)		主模式, SPI1/2/3, 1.7V<V _{DD} <3.6V	-	21	
		从模式, SPI1/2/3, 1.7V<V _{DD} <3.6V	-	21	
t _r (SCK) t _f (SCK)	SPI 时钟上升和下降时间	负载电容: C=15pF	-	6	ns
t _{su} (NSS)	NSS 建立时间	从模式	4T _{PCLK}	-	
t _h (NSS)	NSS 保持时间	从模式	2T _{PCLK} + 10	-	
t _w (SCKH) t _w (SCKL)	SCK 高和低的时间	主模式, f _{PCLK} =36MHz, 预分频系数=4	T _{PCLK} /2-2	T _{PCLK} /2+1	
t _{su} (MI) t _{su} (SI)	数据输入建立时间	主模式	4	-	
		从模式	5	-	
t _h (MI) t _h (SI)	数据输入保持时间	主模式	4	-	
		从模式	5	-	

符号	参数	条件	最小值	最大值	单位
$t_{a(SO)}$	数据输出访问时间	从模式, $f_{PCLK}=20MHz$	0	$3T_{PCLK}$	
$t_{dis(SO)}$	数据输出禁止时间	从模式	0	18	
$t_{v(SO)}$	数据输出有效时间	从模式(使能边沿之后)	-	22.5	
$t_{v(MO)}$	数据输出有效时间	主模式(使能边沿之后)	-	6.97	
$t_{h(SO)}$	数据输出保持时间	从模式(使能边沿之后)	11.5	-	
$t_{h(MO)}$		主模式(使能边沿之后)	1	-	
$DuCy_{(SCK)}$	SPI 时钟频率占空比	从模式	25	75	%

注：由综合评估得出，不在生产中测试。

图 15 SPI 时序图—从模式和CPHA=0






图 16 SPI 时序图—从模式和CPHA=1



注：测量点设置于CMOS 电平：0.3V_{DD} 和0.7V_{DD}。

图 17 SPI 时序图—主模式



注：测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

5.12 模拟外设

5.12.1 ADC

测试参数说明：

- 采样率：ADC 每秒进行的模拟量转数字量的次数，
- 采样率=ADC 时钟 / (采样周期数 + 转换周期数)

5.12.1.1 12 位ADC 特性

表格 54 12 位ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	供电电压	-	1.8	-	3.6	V
I _{DDA}	ADC 功耗	-	-	1.6	1.8	mA
f _{ADC}	ADC 频率	V _{DDA} =1.8~2.4V	0.6	15	18	MHz
		V _{DDA} =2.4~3.6V	0.6	30	36	
C _{ADC}	内部采样和保持电容	-	-	4	-	pF
V _{ADC_IN}	转换电压范围	-	0	-	V _{REF+} ⁽¹⁾	V
R _{ADC}	采样电阻	-	-	-	6000	Ω
t _s	采样时间	f _{ADC} =30MHz	0.1		16	μs

符号	参数	条件	最小值	典型值	最大值	单位
		-	3		480	1/f _{ADC}
T _{CONV}	采样和转换时间	f _{ADC} =30MHz 12 位分辨率	0.50	-	16.40	μs
		f _{ADC} =30MHz 10 位分辨率	0.43	-	16.34	μs
		f _{ADC} =30MHz 8 位分辨率	0.37	-	16.27	μs
		f _{ADC} =30MHz 6 位分辨率-	0.30	-	16.20	μs
I _{Vref}	转换模式下, ADC Vref 直 流功耗	-	-	300	500	uA

注意:

(1) 在 LQFP64 封装中转换电压范围的最大值位 VDDA。

表格 55 12 位 ADC 精度

符号	参数	条件	典型值	最大值	单位
E _T	综合误差	f _{PCLK} =56MHz, f _{ADC} =14MHz, V _{DDA} =2.4V-3.6V T _A =-40℃~105℃	±2	±5	LSB
E _O	偏移误差		±1.5	±2.5	
E _G	增益误差		±1.5	±3	
E _D	微分线性误差		±1	±2	
E _L	积分线性误差		±1.5	±3	

注: 由综合评估得出, 不在生产中测试。

5.12.1.2 温度传感器特性

表格 56 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
Slope ⁽¹⁾	平均斜率 (V _{DD} = 3.3V, T _A = -40~85℃)	-	2.47	-	mV/°C
V ₂₅	在 25℃ 时的电压 (V _{DD} = 2.0-3.6V)	-	0.76	-	V
T _{S_temp} ⁽²⁾	当读取温度时, ADC 采样时间	10	-	-	μs

注:

(1) 由设计保证, 不在生产中测试。

(2) 最短的采样时间可以由应用程序通过多次循环决定。

5.12.1.3 内置参考电压特性测试

表格 57 内置参考电压特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{REFINT}	内置参照电压	-40℃ < T _A < +105℃	1.19	1.20	1.20	V

符号	参数	条件	最小值	典型值	最大值	单位
$T_{S_vrefint}$	当读出内部参照电压时，ADC 的采样时间	-	10	-	-	μs
V_{RERINT}	内置参考电压扩展到温度范围	$V_{DD}=3V$	-	3	5	mV
T_{coeff}	温度系数	-	-	30	50	ppm/°C

注：由综合评估得出，不在生产中测试。

5.12.2 DAC

测试参数说明：

DNL 微分非线性误差：两个连续代码之间的偏差减去 1LSB

INL 积分非线性误差：代码*i* 处测得的值与代码0 及最后一个代码4095 之间连线上代码*i* 处的值之间的差

表格 58 DAC 特性


符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	模拟电源电压	-	1.8	-	3.6	V
R_{LOAD}	阻性负载	缓冲器打开	5	-	-	k Ω
R_o	输出阻抗	缓冲器关闭，DAC_OUT 和V _{SS} 之间的阻性负载是 1.5M Ω	-	-	15	k Ω
C_{LOAD}	容性负载	缓冲器打开，在 DAC_OUT 引脚处的最大容性负载	-	-	50	pF
DAC_OUT _{min}	带缓冲器低 DAC_OUT 电压	DAC 的最大输出偏移，对应于 12 位输入代码（0x0E0）到 V _{REF+} = 3.6 V 处的（0xF1C）和 V _{REF+} = 1.8 V 处的（0x1C7）和（0xE38）	0.2	-	-	V
DAC_OUT _{max}	更高的带缓冲器的 DAC_OUT 电压		-	-	$V_{DDA}-0.2$	V
DAC_OUT _{min}	不带缓冲器低 DAC_OUT 电压	DAC 的最大输出偏移	-	0.5	-	mV
DAC_OUT _{max}	更高的不带缓冲器的 DAC_OUT 电压		-	-	$V_{REF+}-1LSB$	V
DNL	微分非线性误差	配置 12 位 DAC	-	-	± 2	LSB
INL	积分非线性误差	配置 12 位 DAC	-	-	± 4	LSB
Offset	偏移误差	$V_{REF+}=3.6V$ ，配置 12 位 DAC	-	-	± 12	LSB
Gain error	增益误差	配置 12 位 DAC	-	-	± 0.5	%

注：由综合评估得出，不在生产中测试。

6 封装信息

6.1 LQFP176 封装信息

图 18 LQFP176 封装图




- (1) 图不是按照比例绘制。
- (2) 所有的引脚都应该焊接在PCB上。

表格 59 LQFP176 封装数据

S/N	SYM	DIMENSIONS	REMARKS
1	A	MAX. 1.600	OVERALL HEIGHT
2	A2	1.400±0.050	PKG THICKNESS
3	D	26.000±0.200	LEAD TIP TO TIP
4	D1	24.000±0.100	PKG LENGTH
5	E	26.000±0.200	LEAD TIP TO TIP
6	E1	24.000±0.100	PKG WDTN
7	L	0.600±0.150	FOOT LENGTH
8	L1	1.000 REF	LEAD LENGTH
9	e	0.500 BASE	LEAD PITCH
10	H (REF)	(21.50)	CUM LEAD PITCH
11	b	0.22±0.050	LEAD WIDTH


注：尺寸以毫米表示。

图 19 LQFP176 -176 引脚，24 x24 mm 焊接Layout 建议



6.2 LQFP144 封装信息

图 20 LQFP144 封装图



- (1) 图不是按照比例绘制。
- (2) 所有的引脚都应该焊接在PCB上。


表格 60 LQFP144 封装数据

S/N	SYM	DIMENSIONS	REMARKS
1	A	MAX. 1.600	OVERALL HEIGHT
2	A2	1.400±0.050	PKG THICKNESS
3	D	22.000±0.200	LEAD TIP TO TIP
4	D1	20.000±0.100	PKG LENGTH
5	E	22.000±0.200	LEAD TIP TO TIP

S/N	SYM	DIMENSIONS	REMARKS
6	E1	20.000±0.100	PKG WIDTH
7	L	0.600±0.150	FOOT LENGTH
8	L1	1.000 REF	LEAD LENGTH
9	e	0.500 BASE	LEAD PITCH
10	H (REF)	(17.50)	CUM LEAD PITCH
11	b	0.22±0.050	LEAD WIDTH

注：尺寸以毫米表示。


图 21 LQFP144-144 引脚，20 x 20 mm 焊接Layout 建议



注：尺寸以毫米表示。

6.3 LQFP100 封装信息

图 22 LQFP100 封装图




- (1) 图不是按照比例绘制。
- (2) 所有的引脚都应该焊接在 PCB 上。

表格 61 LQFP100 封装数据

DIMENSION LIST (FOOTPRINT: 2.00)			
S/N	SYM	DIMENDIONS	REMARKS
1	A	MAX. 1.600	OVERALL HEIGHT
2	A2	1.400±0.050	PKG THICKNESS
3	D	16.000±0.200	LEAD TIP TO TIP
4	D1	14.000±0.100	PKG LENGTH
5	E	16.000±0.200	LEAD TIP TO TIP
6	E1	14.000±0.100	PKG WDTH
7	L	0.600±0.150	FOOT LENGTH
8	L1	1.000 REF	LEAD LENGTH
9	e	0.500 BASE	LEAD PITCH
10	H (REF)	(12.00)	CUM LEAD PITCH
11	b	0.22±0.050	LEAD WIDTH

注：尺寸以毫米表示。


图 23 LQFP100 – 100 引脚，14 x 14mm 焊接Layout 建议



注：尺寸以毫米表示。

6.4 LQFP64 封装信息

图 24 LQFP64 封装图




- (1) 图不是按照比例绘制。
- (2) 所有的引脚都应该焊接在 PCB 上。

表格 62 LQFP64 封装数据

S/N	SYM	DIMENSIONS	REMARKS
1	A	MAX.1.600	OVERALLHEIGHT
2	A2	1.400±0.050	PKGTHICKNESS
3	D	12.000±0.200	LEADTIPTOTIP
4	D1	10.000±0.100	PKGLENGTH
5	E	12.000±0.200	LEADTIPTOTIP
6	E1	10.000±0.100	PKGWIDTH
7	L	0.600±0.150	FOOTLENGTH
8	L1	1.000REF.	LEADLENGTH
9	e	0.500BASE	LEADPITCH
10	H(REF.)	(7.500)	GUM.LEADPITCH
11	b	0.220±0.050	LEADWIDTH

注：尺寸以毫米表示。


图 25 LQFP64 焊接Layout 建议



注：尺寸单位为毫米。

6.5 BGA176 封装信息

图 26 BGA176+25 封装图



- (1) 图不是按照比例绘制。
- (2) 所有的引脚都应该焊接在PCB 上。


表格 63 BGA176+25 封装数据

S/N	SYM	DIMENSION in mm		
		MIN	NOM	MAX
1	A	0.75	0.82	0.89
2	A1	0.11	0.16	0.21
3	A2	0.61	0.66	0.71
4	c	0.17	0.21	0.25
5	D	9.90	10.00	10.10

S/N	SYM	DIMENSION in mm		
		MIN	NOM	MAX
6	E	9.90	10.00	10.10
7	D1	-	9.10	-
8	E1	-	9.10	-
9	e	-	0.65	-
10	b	0.22	0.27	0.32
11	aaa	0.15		
12	ccc	0.10		
13	ddd	0.08		
14	eee	0.15		
15	fff	0.08		

注：尺寸以毫米表示。

图 27 BGA176+25 -201-球， 10 x10 mm， 0.65mm 引脚间距， 焊接Layout 建议




表格 64 BGA176 焊接建议信息

SYM	DIMENSIONS
Pitch（引脚间距）	0.65mm
Dpad	0.300mm
Dsm	0.130（REF） mm

6.6 BGA100 封装信息

图 28 BGA100 封装图



注意:

- (1) 图不是按照比例绘制。
- (2) 所有的引脚都应该焊接在PCB上。


表格 65 BGA100 封装数据

ITEM		SYMBOL	COMMON DIMENSIONS		
			MIN.	NOM.	MAX.
Body Size	X	D	6.900	7.000	7.100
	Y	E	6.900	7.000	7.100
Ball Pitch	X	eD	0.500		
	Y	eE	0.500		
Total Thickness		A	0.613	0.680	0.747
Ball Stand Off		A1	0.050	0.100	0.150
Mold+Substrate		A2	0.535	0.580	0.625
Mold Thickness		A3	0.410	0.450	0.490
Substrate Thickness		A5	0.110	0.130	0.150
Raw Ball Size		b'	0.190		
Ball Size (After Reflow)		b	0.200	0.250	0.300
Package Edge Tolerance		aaa	0.150		
Mold Flatness		ccc	0.200		
Coplanarity		ddd	0.080		
Ball Offset (Package)		eee	0.150		
Ball Offset (Ball)		fff	0.050		
Ball Count		n	100		
Edge Ball Center to Center	X	D1	5.500		
	Y	E1	5.500		
Edge Ball Center to Package Edge	X	gD	0.750		
	Y	gE	0.750		

注意:


- (1) 尺寸单位为毫米。
- (2) 所有尺寸和公差均符合 ASME Y14.5M-2009 标准。
- (3) 引脚位置标注依据 JESD 95 标准。
- (4) “b”尺寸是在最大焊球直径处测量，且与主基准 C 平行。
- (5) BGA 焊盘的阻焊膜开口直径为 Ø0.24 毫米。

图 29 BGA100 焊接Layout 建议



注意：尺寸单位为毫米。

6.7 推荐焊装工艺




- 1. 预热区升温斜率建议在1~3℃/s
- 2. 恒温区时间建议60~90s，活性温度建议80~160℃之间
- 3. 回流区时间建议30~60s，升温斜率建议3℃/s，峰值温度建议不超过260℃
- 4. 冷却区降温速率建议4℃/s左右
- 5. 具体温度曲线设置应根据所使用锡膏型号及实际SMT环境来调整，以上说明仅供参考


7 包装信息

7.1 带状包装


图 31 带状包装规格图



Quadrant Assignments for PIN1 Orientation in Tape




Reel Dimensions




所有照片仅供参考，外观以产品为准。

7.2 托盘包装

图 32 托盘包装示意图






所有照片仅供参考，外观以产品为准

8 订货信息

图 33 TLX32F407xG 系列订货信息图



表格 66 订货信息列表

订货编码	FLASH (KB)	SRAM (KB)	封装	质量等级	丝印	温度范围
JTLX32F407ZGT	1024	192+4	LQFP144	企军标	JTLX32F407ZGT	-55℃~125℃
JTLX32F407ZGT (W)	1024	192+4	LQFP144	军温级	JTLX32F407ZGT	-55℃~125℃
TLX32F407ZGT6	1024	192+4	LQFP144	工业级	TLX32F407ZGT6	-40℃~85℃
JTLX32F407VGH	1024	192+4	BGA100	企军标	JTLX32F407VGH	-55℃~125℃
JTLX32F407VGH (W)	1024	192+4	BGA100	军温级	JTLX32F407VGH	-55℃~125℃
TLX32F407VGH6	1024	192+4	BGA100	工业级	TLX32F407VGH6	-40℃~85℃
JTLX32F407VGT	1024	192+4	LQFP100	企军标	JTLX32F407VGT	-55℃~125℃
JTLX32F407VGT (W)	1024	192+4	LQFP100	军温级	JTLX32F407VGT	-55℃~125℃
TLX32F407VGT6	1024	192+4	LQFP100	工业级	TLX32F407VGT6	-40℃~85℃
JTLX32F407RGT	1024	192+4	LQFP64	企军标	JTLX32F407RGT	-55℃~125℃
JTLX32F407RGT (W)	1024	192+4	LQFP64	军温级	JTLX32F407RGT	-55℃~125℃
TLX32F407RGT6	1024	192+4	LQFP64	工业级	TLX32F407RGT6	-40℃~85℃
JTLX32F407IGH	1024	192+4	BGA176	企军标	JTLX32F407IGH	-55℃~125℃
JTLX32F407IGH (W)	1024	192+4	BGA176	军温级	JTLX32F407IGH	-55℃~125℃
TLX32F407IGH6	1024	192+4	BGA176	工业级	TLX32F407IGH6	-40℃~85℃
JTLX32F407IGT	1024	192+4	LQFP176	企军标	JTLX32F407IGT	-55℃~125℃
JTLX32F407IGT (W)	1024	192+4	LQFP176	军温级	JTLX32F407IGT	-55℃~125℃
TLX32F407IGT6	1024	192+4	LQFP176	工业级	TLX32F407IGT6	-40℃~85℃

9 常用功能模块命名

表格 67 常用功能模块命名

全称	简称
复位管理单元	RMU
时钟管理单元	CMU
复位和时钟管理	RCM
外部中断	EINT
通用IO	GPIO
复用IO	AFIO
唤醒控制器	WUPT
独立看门狗定时器	IWDT
窗口看门狗定时器	WWDT
定时器	TMR
CRC 控制器	CRC
电源管理单元	PMU
DMA 控制器	DMA
模拟数字转换器	ADC
实时时钟	RTC
外部存储控制器	EMMC
控制器局域网络	CAN
I2C 接口	I2C
串行外设接口	SPI
通用异步收发器	UART
通用异步同步收发器	USART
闪存接口控制单元	FMC
安全数字输入输出	SDIO
数字摄像头接口	DCI